the CD-ROM include "Verilog-HDL Practice and Application System Design," a book the whole Examples of these examples were passed certification. After the seventh chapter, a design example is not only Verilog-HDL example, the report include VB, VC and other source files, even DLL generator also described in detail.

Packet : 55593417verilog-hdl.rar filelist
《Verilog-HDL实践与应用系统设计》光盘
《Verilog-HDL实践与应用系统设计》光盘\chap 02
《Verilog-HDL实践与应用系统设计》光盘\chap 02\and2.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 02\AND2.v
《Verilog-HDL实践与应用系统设计》光盘\chap 02\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 03
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-01.v
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-02.v
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-03.v
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-04.v
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-05.v
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-06.v
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-07.v
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-08.v
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-09.v
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-10.v
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-11.v
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-12.v
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-13.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-14.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-15.v
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-16.v
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-17.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-18.v
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-19.v
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-20.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-21.v
《Verilog-HDL实践与应用系统设计》光盘\chap 03\exp3-22.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 03\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 04
《Verilog-HDL实践与应用系统设计》光盘\chap 04\exp4-01.v
《Verilog-HDL实践与应用系统设计》光盘\chap 04\exp4-02.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 04\exp4-03.v
《Verilog-HDL实践与应用系统设计》光盘\chap 04\exp4-04.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 04\exp4-05.v
《Verilog-HDL实践与应用系统设计》光盘\chap 04\exp4-06.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 04\exp4-07.v
《Verilog-HDL实践与应用系统设计》光盘\chap 04\exp4-08.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 04\exp4-09.v
《Verilog-HDL实践与应用系统设计》光盘\chap 04\exp4-10.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 04\exp4-11.v
《Verilog-HDL实践与应用系统设计》光盘\chap 04\exp4-12.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 04\exp4-13.v
《Verilog-HDL实践与应用系统设计》光盘\chap 04\exp4-14.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 04\exp4-15.v
《Verilog-HDL实践与应用系统设计》光盘\chap 04\exp4-16.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 04\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 05
《Verilog-HDL实践与应用系统设计》光盘\chap 05\exp5-01.v
《Verilog-HDL实践与应用系统设计》光盘\chap 05\exp5-02.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 05\exp5-03.v
《Verilog-HDL实践与应用系统设计》光盘\chap 05\exp5-04.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 05\exp5-05.v
《Verilog-HDL实践与应用系统设计》光盘\chap 05\exp5-06.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 05\exp5-07.v
《Verilog-HDL实践与应用系统设计》光盘\chap 05\exp5-08.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 05\exp5-09.v
《Verilog-HDL实践与应用系统设计》光盘\chap 05\exp5-10.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 05\exp5-11.v
《Verilog-HDL实践与应用系统设计》光盘\chap 05\exp5-12.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 05\exp5-13.v
《Verilog-HDL实践与应用系统设计》光盘\chap 05\exp5-14.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 05\exp5-15.v
《Verilog-HDL实践与应用系统设计》光盘\chap 05\exp5-16.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 05\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 06
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\Fg5-09.v
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\Fg5-10.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\automake.log
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\chkdate.err
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\CNT4.bld
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\CNT4.cel
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\CNT4.gyd
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\CNT4.jed
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\CNT4.mfd
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\CNT4.ngc
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\CNT4.ngd
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\CNT4.pnx
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\CNT4.prj
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\CNT4.rpt
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\CNT4.syr
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\CNT4.ucf
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\CNT4.vm6
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\CNT4.xst
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\CNT4_ngdbuild.nav
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\CNT4._lcr
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\CNT4._prj
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\Fg5-09.jhd
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\last_used.ngd
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\last_used.ucf
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\ngdbuild.rsp
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\test.jid
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\test.npl
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\test.ptf
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\tmperr.err
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\_chipview.pl
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\_cnstrts.pl
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\_cpldfit.rsp
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\_cpldfit.tcl
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\_editucf.err
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\_editucf.rsp
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\_editucf_exewrap.rsp
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\_impact.log
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\_lockpins.tcl
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\_ngdbld.rsp
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\__CNT4_2prj_exewrap.rsp
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\__impact.rsp
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\__projnav.log
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\_ngo
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\_ngo\netlist.lst
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\_ngo\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\test\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\hdl\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 06\16进制计数器下载文件\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 06\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 07
《Verilog-HDL实践与应用系统设计》光盘\chap 07\100Mcnt.ddb
《Verilog-HDL实践与应用系统设计》光盘\chap 07\pulse_gene.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 07\pulse_gene.v
《Verilog-HDL实践与应用系统设计》光盘\chap 07\p_detect.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 07\p_detect.v
《Verilog-HDL实践与应用系统设计》光盘\chap 07\p_dly_1.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 07\p_dly_1.v
《Verilog-HDL实践与应用系统设计》光盘\chap 07\p_dly_2.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 07\p_dly_2.v
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100.v
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\automake.log
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\chkdate.err
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\CH_COUNTER.bld
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\CH_COUNTER.cel
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\CH_COUNTER.gyd
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\CH_COUNTER.jed
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\CH_COUNTER.mfd
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\CH_COUNTER_ngdbuild.nav
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\CH_COUNTER.ngc
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\CH_COUNTER.ngd
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\CH_COUNTER.pnx
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\CH_COUNTER.prj
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\CH_COUNTER.rpt
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\CH_COUNTER.syr
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\CH_COUNTER.ucf
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\CH_COUNTER.vm6
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\CH_COUNTER.xst
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\CH_COUNTER._prj
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\CNT100.jhd
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\cnt100.jid
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\CNT100.npl
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\CNT100.ptf
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\last_used.ucf
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\ngdbuild.rsp
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\test.jhd
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\test.sch
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\tmperr.err
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\_cnstrts.pl
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\_cpldfit.rsp
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\_cpldfit.tcl
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\_editucf.err
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\_editucf.rsp
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\_editucf_exewrap.rsp
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\_impact.log
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\_ngdbld.rsp
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\__CH_COUNTER_2prj_exewrap.rsp
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\__impact.rsp
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\__projnav.log
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\_ngo
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\_ngo\netlist.lst
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\_ngo\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\CNT100\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 07\Pro_cnt100\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 07\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 08
《Verilog-HDL实践与应用系统设计》光盘\chap 08\addder_4bit.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 08\addder_4bit.v
《Verilog-HDL实践与应用系统设计》光盘\chap 08\dds.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 08\dds.v
《Verilog-HDL实践与应用系统设计》光盘\chap 08\fulladder.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 08\fulladder.v
《Verilog-HDL实践与应用系统设计》光盘\chap 08\halfadder.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 08\halfadder.v
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program\prj
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program\prj\MSSCCPRJ.SCC
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program\prj\PORT_SIN.VBP
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program\prj\PORT_SIN.vbw
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program\prj\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program\FRM
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program\FRM\sinwave.frm
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program\FRM\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program\EXE
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program\EXE\obj_to_bin.exe
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program\EXE\sin_gene.exe
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program\EXE\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program\DATA
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program\DATA\DATA001.TXT
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program\DATA\DATA002.TXT
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program\DATA\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program\BAS
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program\BAS\nptrans.bas
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program\BAS\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 08\VB6_wave_Program\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\automake.log
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\chkdate.err
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\DDS.bld
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\DDS.cel
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\DDS.gyd
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\DDS.jed
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\dds.jhd
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\DDS.mfd
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\DDS.ngc
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\DDS.ngd
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\DDS.pnx
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\DDS.prj
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\DDS.rpt
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\DDS.syr
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\DDS.ucf
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\dds.v
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\DDS.vm6
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\DDS.xst
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\DDS_ngdbuild.nav
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\DDS._prj
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\last_used.ngd
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\last_used.ucf
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\ngdbuild.rsp
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\test.jid
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\test.npl
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\test.ptf
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\tmperr.err
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\_cnstrts.pl
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\_cpldfit.rsp
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\_cpldfit.tcl
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\_ngdbld.rsp
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\__DDS_2prj_exewrap.rsp
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\__projnav.log
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\_ngo
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\_ngo\netlist.lst
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\_ngo\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\test\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 08\DDS的目标文件\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 08\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 09
《Verilog-HDL实践与应用系统设计》光盘\chap 09\P8255B.ddb
《Verilog-HDL实践与应用系统设计》光盘\chap 09\ptransb_r.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 09\ptransb_r.v
《Verilog-HDL实践与应用系统设计》光盘\chap 09\ptransb_w.tst
《Verilog-HDL实践与应用系统设计》光盘\chap 09\ptransb_w.v
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\ptrans.dll
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\ptransb.exe
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\prj
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\prj\MSSCCPRJ.SCC
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\prj\Port_8255.vbp
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\prj\Port_8255.vbw
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\prj\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\photo
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\photo\arrow02.jpg
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\photo\T825_03.jpg
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\photo\T825_04.jpg
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\photo\T825_05.jpg
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\photo\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\FRM
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\FRM\basicport.frm
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\FRM\basicport.frx
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\FRM\basicport.log
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\FRM\mainmenu.frm
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\FRM\NT_8255.frm
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\FRM\NT_8255.frx
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\FRM\NT_8255.log
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\FRM\P8255B.frm
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\FRM\P8255B.frx
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\FRM\P8255B.log
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\FRM\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\EXE
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\EXE\ptransb.exe
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\EXE\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\BAS
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\BAS\ptransb.bas
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\BAS\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 09\VB6\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\chap 09\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\readme.txt
《Verilog-HDL实践与应用系统设计》光盘\chap 01
《Verilog-HDL实践与应用系统设计》光盘\chap 01\exp1-1.v
《Verilog-HDL实践与应用系统设计》光盘\chap 01\exp1-2.v
《Verilog-HDL实践与应用系统设计》光盘\chap 01\exp1-3.v
《Verilog-HDL实践与应用系统设计》光盘\chap 01\exp1-4.v
《Verilog-HDL实践与应用系统设计》光盘\chap 01\exp1-5.v
《Verilog-HDL实践与应用系统设计》光盘\chap 01\exp1-6.v
《Verilog-HDL实践与应用系统设计》光盘\chap 01\exp1-7.v
《Verilog-HDL实践与应用系统设计》光盘\chap 01\exp1-8.v
《Verilog-HDL实践与应用系统设计》光盘\chap 01\_desktop.ini
《Verilog-HDL实践与应用系统设计》光盘\_desktop.ini

• We are an exchange download platform that only provides communication channels. The downloaded content comes from the internet. Except for download issues, please Google on your own.
• The downloaded content is provided for members to upload. If it unintentionally infringes on your copyright, please contact us.
• Please use Winrar for decompression tools
• If download fail, Try it againg or Feedback to us.
• If downloaded content did not match the introduction, Feedback to us，Confirm and will be refund.
• Before downloading, you can inquire through the uploaded person information

Nothing．