FPGA USB2.0IP nuclear, contains the text block and the entire project file

Packet : 61549808usb_funct.rar filelist
usb_funct\bench\CVS\Entries
usb_funct\bench\CVS\Repository
usb_funct\bench\CVS\Root
usb_funct\bench\verilog\CVS\Entries
usb_funct\bench\verilog\CVS\Repository
usb_funct\bench\verilog\CVS\Root
usb_funct\doc\CVS\Entries
usb_funct\doc\CVS\Repository
usb_funct\doc\CVS\Root
usb_funct\doc\README.txt
usb_funct\doc\STATUS.txt
usb_funct\doc\usb_doc.pdf
usb_funct\rtl\CVS\Entries
usb_funct\rtl\CVS\Repository
usb_funct\rtl\CVS\Root
usb_funct\rtl\verilog\CVS\Entries
usb_funct\rtl\verilog\CVS\Repository
usb_funct\rtl\verilog\CVS\Root
usb_funct\rtl\verilog\usbf_crc16.v
usb_funct\rtl\verilog\usbf_crc5.v
usb_funct\rtl\verilog\usbf_defines.v
usb_funct\rtl\verilog\usbf_ep_rf.v
usb_funct\rtl\verilog\usbf_ep_rf_dummy.v
usb_funct\rtl\verilog\usbf_idma.v
usb_funct\rtl\verilog\usbf_mem_arb.v
usb_funct\rtl\verilog\usbf_pa.v
usb_funct\rtl\verilog\usbf_pd.v
usb_funct\rtl\verilog\usbf_pe.v
usb_funct\rtl\verilog\usbf_pl.v
usb_funct\rtl\verilog\usbf_rf.v
usb_funct\rtl\verilog\usbf_top.v
usb_funct\rtl\verilog\usbf_utmi_if.v
usb_funct\rtl\verilog\usbf_utmi_ls.v
usb_funct\rtl\verilog\usbf_wb.v
usb_funct\sim\CVS\Entries
usb_funct\sim\CVS\Repository
usb_funct\sim\CVS\Root
usb_funct\sim\rtl_sim\bin\CVS\Entries
usb_funct\sim\rtl_sim\bin\CVS\Repository
usb_funct\sim\rtl_sim\bin\CVS\Root
usb_funct\sim\rtl_sim\CVS\Entries
usb_funct\sim\rtl_sim\CVS\Repository
usb_funct\sim\rtl_sim\CVS\Root
usb_funct\sim\rtl_sim\run\CVS\Entries
usb_funct\sim\rtl_sim\run\CVS\Repository
usb_funct\sim\rtl_sim\run\CVS\Root
usb_funct\syn\bin\comp.dc
usb_funct\syn\bin\CVS\Entries
usb_funct\syn\bin\CVS\Repository
usb_funct\syn\bin\CVS\Root
usb_funct\syn\bin\design_spec.dc
usb_funct\syn\bin\lib_spec.dc
usb_funct\syn\bin\read.dc
usb_funct\syn\CVS\Entries
usb_funct\syn\CVS\Repository
usb_funct\syn\CVS\Root
usb_funct\syn\log\CVS\Entries
usb_funct\syn\log\CVS\Repository
usb_funct\syn\log\CVS\Root
usb_funct\syn\out\CVS\Entries
usb_funct\syn\out\CVS\Repository
usb_funct\syn\out\CVS\Root
usb_funct\syn\run\CVS\Entries
usb_funct\syn\run\CVS\Repository
usb_funct\syn\run\CVS\Root
usb_funct\sim\rtl_sim\bin\CVS
usb_funct\sim\rtl_sim\run\CVS
usb_funct\bench\verilog\CVS
usb_funct\rtl\verilog\CVS
usb_funct\sim\rtl_sim\bin
usb_funct\sim\rtl_sim\CVS
usb_funct\sim\rtl_sim\run
usb_funct\syn\bin\CVS
usb_funct\syn\log\CVS
usb_funct\syn\out\CVS
usb_funct\syn\run\CVS
usb_funct\bench\CVS
usb_funct\bench\verilog
usb_funct\doc\CVS
usb_funct\rtl\CVS
usb_funct\rtl\verilog
usb_funct\sim\CVS
usb_funct\sim\rtl_sim
usb_funct\syn\bin
usb_funct\syn\CVS
usb_funct\syn\log
usb_funct\syn\out
usb_funct\syn\run
usb_funct\bench
usb_funct\doc
usb_funct\rtl
usb_funct\sim
usb_funct\syn
usb_funct

• We are an exchange download platform that only provides communication channels. The downloaded content comes from the internet. Except for download issues, please Google on your own.
• The downloaded content is provided for members to upload. If it unintentionally infringes on your copyright, please contact us.
• Please use Winrar for decompression tools
• If download fail, Try it againg or Feedback to us.
• If downloaded content did not match the introduction, Feedback to us，Confirm and will be refund.
• Before downloading, you can inquire through the uploaded person information

Nothing．