Location:
Search - cadence 15.7
Search list
Description: 目 錄 1
目 錄
Unix基本指令 第一章
zzzzzzzzzzzz
1.1 本章教學大綱...................................................1-2
1.2 Unix的歷史......................................................1-2
1.3 Unix基本指令簡介..........................................1-5
1.4 編輯器vi.........................................................1-45
1.5 Unix的基本檔案系統.....................................1-51
1.6 相關網站.........................................................1-60
1.7 課後習題相關網站.........................................1-61
CMOS VLSI設計概念與Design Flow 第二章
zzzzzzzzzzzz
2.1 本章教學大綱...................................................2-2
2.2 IC的各種設計方法..........................................2-2
2.3 MOS電晶體....................................................2-10
2.4 CMOS的技術.................................................2-16
2.5 Bottom Up與Top Down設計........................2-25
2.6 Full Custom IC的設計流程............................2-29
2.7 Design Frame work II之檔案結構..................2-33
2.8 CAD/CAE軟體的資料格式標準....................2-40
2.9 國科會晶片實現中心 ( CIC )........................2-42
2.10 作業.................................................................2-44
2 目 錄
第
如何進入Cadence 三章
zzzzzzzzzzzz
3.1 如何進入Cadence.............................................3-2
3.2 如何將Cadence 4.3.X的Lib轉成OPUS-97A 4.4版的Lib......................................................3-4
3.3 建立新的Library............................................3-12
3.4 建立新的cellview...........................................3-17
Schematic 第四章
zzzzzzzzzzzz
4.1 Schematic 指令介紹.......................................4-2
4.2 Schematic繪圖視窗選項介紹..........................4-3
4.3 實作範例：建立一Buffer的Schematic View4-27
4.4 將Schematic View轉出網路檔 (netlist) 的CDL out...................................................................4-30
Symbol 第五章
zzzzzzzzzzzz
5.1 Symbol View快速選擇介紹.............................5-2
5.2 Symbol繪圖視窗選擇項介紹...........................5-4
5.3 實作範例：建立一Buffer的Symbol View...5-22
Layout 第六章
zzzzzzzzzzzz
6.1 Layout View......................................................6-2
6.2 Layer Selection Window (LSW) 視窗..............6-3
6.3 Layout快速選項列介紹...................................6-3
6.4 Layout View繪圖視窗選擇項介紹..................6-6
6.5 實作範例：建立一Buffer的Layout View....6-37
目 錄 3
第
Dracula 七章
zzzzzzzzzzzz
7.1 Dracula介紹.....................................................7-2
7.2 DRC(Design Rule Checking).............................7-2
7.3 DRC錯誤範例說明........................................7-15
7.4 DRC Error Message.........................................7-24
7.5 ERC錯誤範例說明.........................................7-27
7.6 LVS(Layout vs. Schematic Check)..................7-32
7.7 LVS錯誤範例說明.........................................7-49
7.8 LVS的錯誤型態.............................................7-62
7.9 LPE(Layout Parameter Extraction)..................7-78
I/O Circuit及Package 第八章
zzzzzzzzzzzz
8.1 I/O Circuit概述.................................................8-2
8.2 基本分類...........................................................8-4
8.3 CIC之I/O PAD................................................8-9
8.4 I/O PAD的規劃..............................................8-28
8.5 範 例.............................................................8-34
8.6 包裝 (Package)...............................................8-36
SPICE Simulation 第九章
zzzzzzzzzzzz
9.1 本章教學大綱...................................................9-2
9.2 SPICE Simulation的基本概念..........................9-2
9.3 SPICE的語法...................................................9-5
9.4 用HSPICE來模擬............................................9-8
9.5 用PSPICE來模擬..........................................9-53
9.6 用IsSPICE來模擬..........................................9-58
9.7 用SBTSPICE來模擬.....................................9-68
4 目 錄
第
Design Guide 十章
zzzzzzzzzzzz
10.1 本章教學大綱.................................................10-2
10.2 Design for Reliability......................................10-2
10.3 Design for Testability....................................10-27
範例：JK FF 第十一章
zzzzzzzzzzzz
11.1 本章教學大綱.................................................11-2
11.2 JK正反器電路圖............................................11-2
11.3 建立所有的邏輯閘.........................................11-3
11.4 JK正反器之schematic及symbol view........11-10
11.5 用HSPICE來模擬JK正反器之狀態輸出...11-11
11.6 Debug............................................................11-16
11.7 PDRACULA的驗證.....................................11-29
教育性晶片製作申請程序及範例 附錄一
Design Rules實例 (Mead & Conway) 附錄二
XV使用說明 附錄三
將電路加入IOPAD的方法 附錄四
加入IOPAD的幾個動作 附錄五
積體電路電路布局保護法 附錄六
參考資料
Platform: |
Size: 9318659 |
Author: g9676612@cycu.edu.tw |
Hits:
Description: CADENCE pcblayout 完成后进行输出工厂加工厂文件。有详细步骤。-CADENCE pcblayout carried out upon completion of processing plant output file. Have the detailed steps.
Platform: |
Size: 436224 |
Author: wohoo |
Hits:
Description: OrCAD15.7的注册机，相当好使，功能强大-The OrCAD15.7 Zhuceji quite so powerful
Platform: |
Size: 401408 |
Author: 侯长波 |
Hits:
Description: Cadence Allegro SPB 15.7 16.0和16.01的三个版本的破解方法，是破解失败后查了一些破解方法找到的好用的破击，其中15.7和16.0的破解肯定没问题，16.01还没有试过-Cadence Allegro SPB 15.7 16.0 and 16.01 of the three versions of the crack method is to break after a failed search to find some way to break the use of sabotage, of which 15.7 and 16.0 of the crack definitely no problem, have not tried 16.01
Platform: |
Size: 2168832 |
Author: iversn |
Hits:
Description: Cadence Allegro 15.7 Tutorial
Platform: |
Size: 565248 |
Author: fercar |
Hits:
Description: cadence csi 15.7 西安电子科技大学翻译原版-cadence
Platform: |
Size: 17642496 |
Author: 谭 |
Hits:
Description: cadence 15.7于博士视频教程的工程文件，dsp6713最小系统-cadence 15.7 Dr. Yu video tutorial project files, dsp6713 minimum system
Platform: |
Size: 3550208 |
Author: xwl |
Hits:
Description: 于博士cadence 视频教程的工程文件，dsp6713最小系统-cadence 15.7 Dr. Yu video tutorial project files, dsp6713 minimum system
Platform: |
Size: 1024 |
Author: steve |
Hits:
Description: 电子书Cadence SPB 15.7工程实例-EBook Cadence SPB 15.7 Project
Platform: |
Size: 25800704 |
Author: 杨庆华 |
Hits: