ddrct_np_xm_3_005\default.css
.................\Readme.htm
.................\tutorial
.................\xm
.................\..\ver3
.................\..\....\eval
.................\..\....\....\readme.txt
.................\..\....\....\simulation
.................\..\....\....\..........\scripts
.................\..\....\....\..........\.......\eval_ddr_sim_verilog.do
.................\..\....\....\..........\.......\eval_ddr_sim_vhdl.do
.................\..\....\....\..........\verilog.log
.................\..\....\....\testbench
.................\..\....\....\.........\verilog
.................\..\....\....\.........\.......\ddr_top_tb.v
.................\..\....\....\.........\vhdl
.................\..\....\....\.........\....\ddr_top_tb.vhd
.................\..\....\....\tests
.................\..\....\....\.....\stimuli_basicrw_cmd.v
.................\..\....\gui_script
.................\..\....\..........\module_gen.zip
.................\..\....\lib
.................\..\....\...\modelsim
.................\..\....\...\........\IP_work
.................\..\....\...\........\.......\@b@b
.................\..\....\...\........\.......\....\verilog.psm
.................\..\....\...\........\.......\....\_primary.dat
.................\..\....\...\........\.......\....\_primary.vhd
.................\..\....\...\........\.......\@d@q@s@b@u@f@b
.................\..\....\...\........\.......\..............\verilog.psm
.................\..\....\...\........\.......\..............\_primary.dat
.................\..\....\...\........\.......\..............\_primary.vhd
.................\..\....\...\........\.......\@d@q@s@d@l@l
.................\..\....\...\........\.......\............\verilog.psm
.................\..\....\...\........\.......\............\_primary.dat
.................\..\....\...\........\.......\............\_primary.vhd
.................\..\....\...\........\.......\@e@h@x@p@l@l@b
.................\..\....\...\........\.......\..............\verilog.psm
.................\..\....\...\........\.......\..............\_primary.dat
.................\..\....\...\........\.......\..............\_primary.vhd
.................\..\....\...\........\.......\@g@s@r
.................\..\....\...\........\.......\......\verilog.psm
.................\..\....\...\........\.......\......\_primary.dat
.................\..\....\...\........\.......\......\_primary.vhd
.................\..\....\...\........\.......\@i@d@d@r@x@b
.................\..\....\...\........\.......\............\verilog.psm
.................\..\....\...\........\.......\............\_primary.dat
.................\..\....\...\........\.......\............\_primary.vhd
.................\..\....\...\........\.......\@o@d@d@r@x@b
.................\..\....\...\........\.......\............\verilog.psm
.................\..\....\...\........\.......\............\_primary.dat
.................\..\....\...\........\.......\............\_primary.vhd
.................\..\....\...\........\.......\@t@s@a@l@l
.................\..\....\...\........\.......\..........\verilog.psm
.................\..\....\...\........\.......\..........\_primary.dat
.................\..\....\...\........\.......\..........\_primary.vhd
.................\..\....\...\........\.......\@v@l@o
.................\..\....\...\........\.......\......\verilog.psm
.................\..\....\...\........\.......\......\_primary.dat
.................\..\....\...\........\.......\......\_primary.vhd
.................\..\....\...\........\.......\cal_dvgen
.................\..\....\...\........\.......\.........\verilog.psm
.................\..\....\...\........\.......\.........\_primary.dat
.................\..\....\...\........\.......\.........\_primary.vhd
.................\..\....\...\........\.......\data_valid_macro
.................\..\....\...\........\.......\................\verilog.psm
.................\..\....\...\........\.......\................\_primary.dat
.................\..\....\...\........\.......\................\_primary.vhd
.................\..\....\...\........\.......\dd