Description: Using FPGA realize SDRAM control, mainly the SDRAM timing out, this is very good do.
To Search:
File list (Check if you may need any files):
sdr_sdram\act.bsf
.........\act.inc
.........\act.vhd
.........\act.vhd.bak
.........\command.v
.........\control_interface.v
.........\db\prev_cmp_sdr_sdram.asm.qmsg
.........\..\prev_cmp_sdr_sdram.fit.qmsg
.........\..\prev_cmp_sdr_sdram.map.qmsg
.........\..\prev_cmp_sdr_sdram.qmsg
.........\..\prev_cmp_sdr_sdram.sim.qmsg
.........\..\prev_cmp_sdr_sdram.sta.qmsg
.........\..\sdr_sdram.ae.hdb
.........\..\sdr_sdram.asm.qmsg
.........\..\sdr_sdram.asm_labs.ddb
.........\..\sdr_sdram.cbx.xml
.........\..\sdr_sdram.cmp.bpm
.........\..\sdr_sdram.cmp.cdb
.........\..\sdr_sdram.cmp.ecobp
.........\..\sdr_sdram.cmp.hdb
.........\..\sdr_sdram.cmp.kpt
.........\..\sdr_sdram.cmp.logdb
.........\..\sdr_sdram.cmp.rdb
.........\..\sdr_sdram.cmp_merge.kpt
.........\..\sdr_sdram.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
.........\..\sdr_sdram.cuda_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
.........\..\sdr_sdram.db_info
.........\..\sdr_sdram.eco.cdb
.........\..\sdr_sdram.eds_overflow
.........\..\sdr_sdram.fit.qmsg
.........\..\sdr_sdram.hier_info
.........\..\sdr_sdram.hif
.........\..\sdr_sdram.lpc.html
.........\..\sdr_sdram.lpc.rdb
.........\..\sdr_sdram.lpc.txt
.........\..\sdr_sdram.map.bpm
.........\..\sdr_sdram.map.cdb
.........\..\sdr_sdram.map.ecobp
.........\..\sdr_sdram.map.hdb
.........\..\sdr_sdram.map.kpt
.........\..\sdr_sdram.map.logdb
.........\..\sdr_sdram.map.qmsg
.........\..\sdr_sdram.map_bb.cdb
.........\..\sdr_sdram.map_bb.hdb
.........\..\sdr_sdram.map_bb.logdb
.........\..\sdr_sdram.pre_map.cdb
.........\..\sdr_sdram.pre_map.hdb
.........\..\sdr_sdram.rpp.qmsg
.........\..\sdr_sdram.rtlv.hdb
.........\..\sdr_sdram.rtlv_sg.cdb
.........\..\sdr_sdram.rtlv_sg_swap.cdb
.........\..\sdr_sdram.sgate.rvd
.........\..\sdr_sdram.sgate_sm.rvd
.........\..\sdr_sdram.sgdiff.cdb
.........\..\sdr_sdram.sgdiff.hdb
.........\..\sdr_sdram.sim.cvwf
.........\..\sdr_sdram.sim.hdb
.........\..\sdr_sdram.sim.qmsg
.........\..\sdr_sdram.sim.rdb
.........\..\sdr_sdram.sld_design_entry.sci
.........\..\sdr_sdram.sld_design_entry_dsc.sci
.........\..\sdr_sdram.sta.qmsg
.........\..\sdr_sdram.sta.rdb
.........\..\sdr_sdram.sta_cmp.8_slow_1200mv_85c.tdb
.........\..\sdr_sdram.syn_hier_info
.........\..\sdr_sdram.tiscmp.fastest_slow_1200mv_0c.ddb
.........\..\sdr_sdram.tiscmp.fastest_slow_1200mv_85c.ddb
.........\..\sdr_sdram.tiscmp.fast_1200mv_0c.ddb
.........\..\sdr_sdram.tiscmp.slow_1200mv_0c.ddb
.........\..\sdr_sdram.tiscmp.slow_1200mv_85c.ddb
.........\..\sdr_sdram.tis_db_list.ddb
.........\..\sdr_sdram.tmw_info
.........\..\sdr_sdram_global_asgn_op.abo
.........\..\wed.wsf
.........\incremental_db\compiled_partitions\sdr_sdram.root_partition.cmp.atm
.........\..............\...................\sdr_sdram.root_partition.cmp.dfp
.........\..............\...................\sdr_sdram.root_partition.cmp.hdbx
.........\..............\...................\sdr_sdram.root_partition.cmp.kpt
.........\..............\...................\sdr_sdram.root_partition.cmp.logdb
.........\..............\...................\sdr_sdram.root_partition.cmp.rcf
.........\..............\...................\sdr_sdram.root_partition.map.atm
.........\..............\...................\sdr_sdram.root_partition.map.dpi
.........\..............\...................\sdr_sdram.root_partition.map.hdbx
.........\..............\...................\sdr_sdram.root_partition.map.kpt
.........\..............\README
.........\Params.v
.........\refresh.vhd
.........\refresh.vhd.bak
.........\sdr_data_path.v
.........\sdr_sdram.asm.rpt
.........\sdr_sdram.bsf
.........\sdr_sdram.done
.........\sdr_sdram.fit.rpt
.........\sdr_sdram.fit.smsg
.........\sdr_sdram.fit.summary
.........\sdr_sdram.flow.rpt
.........\sdr_sdram.map.rpt
.........\sdr_sdram.map.smsg
.........\sdr_sdram.map.summary
.........\sdr_sdram.pin