计算机组成原理30条指令
......................\1
......................\.\aaa.cr.mti
......................\.\aaa.mpf
......................\.\ir.dat
......................\.\transcript
......................\.\Untitled1.v
......................\.\Untitled1.v.bak
......................\.\vsim.wlf
......................\.\work
......................\.\....\alu
......................\.\....\alucontrol
......................\.\....\..........\verilog.asm
......................\.\....\..........\_primary.dat
......................\.\....\..........\_primary.vhd
......................\.\....\...\verilog.asm
......................\.\....\...\_primary.dat
......................\.\....\...\_primary.vhd
......................\.\....\controller
......................\.\....\..........\verilog.asm
......................\.\....\..........\_primary.dat
......................\.\....\..........\_primary.vhd
......................\.\....\datapath
......................\.\....\........\verilog.asm
......................\.\....\........\_primary.dat
......................\.\....\........\_primary.vhd
......................\.\....\exmemory_data
......................\.\....\.............\verilog.asm
......................\.\....\.............\_primary.dat
......................\.\....\.............\_primary.vhd
......................\.\....\exmemory_instr
......................\.\....\..............\verilog.asm
......................\.\....\..............\_primary.dat
......................\.\....\..............\_primary.vhd
......................\.\....\flop
......................\.\....\flopen
......................\.\....\flopenr
......................\.\....\.......\verilog.asm
......................\.\....\.......\_primary.dat
......................\.\....\.......\_primary.vhd
......................\.\....\......\verilog.asm
......................\.\....\......\_primary.dat
......................\.\....\......\_primary.vhd
......................\.\....\....\verilog.asm
......................\.\....\....\_primary.dat
......................\.\....\....\_primary.vhd
......................\.\....\mips
......................\.\....\....\verilog.asm
......................\.\....\....\_primary.dat
......................\.\....\....\_primary.vhd
......................\.\....\mux2
......................\.\....\....\verilog.asm
......................\.\....\....\_primary.dat
......................\.\....\....\_primary.vhd
......................\.\....\mux4
......................\.\....\....\verilog.asm
......................\.\....\....\_primary.dat
......................\.\....\....\_primary.vhd
......................\.\....\mux5
......................\.\....\....\verilog.asm
......................\.\....\....\_primary.dat
......................\.\....\....\_primary.vhd
......................\.\....\regfile
......................\.\....\.......\verilog.asm
......................\.\....\.......\_primary.dat
......................\.\....\.......\_primary.vhd
......................\.\....\top
......................\.\....\...\verilog.asm
......................\.\....\...\_primary.dat
......................\.\....\...\_primary.vhd
......................\.\....\zerodetect
......................\.\....\..........\verilog.asm
......................\.\....\..........\_primary.dat
......................\.\....\..........\_primary.vhd
......................\.\....\_info