Description: Fpga spi Communication protocol, very full, we refer to the hope that useful.
To Search:
File list (Check if you may need any files):
spi
...\branches
...\tags
...\....\asyst_2
...\....\.......\rtl
...\....\.......\...\verilog
...\....\.......\...\.......\spi_clgen.v
...\....\.......\...\.......\spi_defines.v
...\....\.......\...\.......\spi_shift.v
...\....\.......\...\.......\spi_top.v
...\....\.......\...\.......\timescale.v
...\....\asyst_3
...\....\.......\rtl
...\....\.......\...\verilog
...\....\.......\...\.......\spi_clgen.v
...\....\.......\...\.......\spi_defines.v
...\....\.......\...\.......\spi_shift.v
...\....\.......\...\.......\spi_top.v
...\....\.......\...\.......\timescale.v
...\....\initial
...\....\.......\bench
...\....\.......\.....\verilog
...\....\.......\.....\.......\spi_slave_model.v
...\....\.......\.....\.......\tb_spi_top.v
...\....\.......\.....\.......\wb_master_model.v
...\....\.......\doc
...\....\.......\...\src
...\....\.......\...\...\spi.doc
...\....\.......\rtl
...\....\.......\...\verilog
...\....\.......\...\.......\spi_clgen.v
...\....\.......\...\.......\spi_defines.v
...\....\.......\...\.......\spi_shift.v
...\....\.......\...\.......\spi_top.v
...\....\.......\...\.......\timescale.v
...\....\.......\sim
...\....\.......\...\run
...\....\.......\...\...\sim
...\....\.......\...\...\tcl.scr
...\....\rel_1
...\....\.....\bench
...\....\.....\.....\verilog
...\....\.....\.....\.......\spi_slave_model.v
...\....\.....\.....\.......\tb_spi_top.v
...\....\.....\.....\.......\wb_master_model.v
...\....\.....\doc
...\....\.....\...\spi.pdf
...\....\.....\...\src
...\....\.....\...\...\spi.doc
...\....\.....\rtl
...\....\.....\...\verilog
...\....\.....\...\.......\spi_clgen.v
...\....\.....\...\.......\spi_defines.v
...\....\.....\...\.......\spi_shift.v
...\....\.....\...\.......\spi_top.v
...\....\.....\...\.......\timescale.v
...\....\.....\sim
...\....\.....\...\run
...\....\.....\...\...\sim
...\....\.....\...\...\tcl.scr
...\....\rel_2
...\....\.....\bench
...\....\.....\.....\verilog
...\....\.....\.....\.......\spi_slave_model.v
...\....\.....\.....\.......\tb_spi_top.v
...\....\.....\.....\.......\wb_master_model.v
...\....\.....\doc
...\....\.....\...\spi.pdf
...\....\.....\...\src
...\....\.....\...\...\spi.doc
...\....\.....\rtl
...\....\.....\...\verilog
...\....\.....\...\.......\spi_clgen.v
...\....\.....\...\.......\spi_defines.v
...\....\.....\...\.......\spi_shift.v
...\....\.....\...\.......\spi_top.v
...\....\.....\...\.......\timescale.v
...\....\.....\sim
...\....\.....\...\run
...\....\.....\...\...\sim
...\....\.....\...\...\tcl.scr
...\....\rel_3
...\....\.....\bench
...\....\.....\.....\verilog
...\....\.....\.....\.......\spi_slave_model.v
...\....\.....\.....\.......\tb_spi_top.v
...\....\.....\.....\.......\wb_master_model.v
...\....\.....\doc
...\....\.....\...\spi.pdf
...\....\.....\...\src
...\....\.....\...\...\spi.doc
...\....\.....\rtl
...\....\.....\...\verilog
...\....\.....\...\.......\spi_clgen.v
...\....\.....\...\.......\spi_defines.v
...\....\.....\...\.......\spi_shift.v
...\....\.....\...\.......\spi_top.v
...\....\.....\...\.......\timescale.v
...\....\.....\sim
...\....\.....\...\run
Download