Description: odule vga_timing (
input wire clk_i, //输入时钟 40MHz
input wire reset_i, //输入复位信号
output wire vga_pixel_flag, //输出像素有效
output reg vga_line_o, //输出水平信号
output reg vga_field_o, //输出垂直信号
output reg vga_frame_o //输出帧开始信号
)
//////////////////////////////////////////////////////////////////////////////
reg [11:0] line_sync_count //行同步计数器
reg [11:0] field_sync_count //场同步计数器
To Search:
File list (Check if you may need any files):
VHDL.txt
Download