CPLDLCD1602
...........\an497.pdf
...........\an497_CN.pdf
...........\an497_design_example.zip
...........\LCD_Controller_Altera_MAX_II_CPLD_Design_Exampler
...........\.................................................\code
...........\.................................................\....\lcd_controller.v
...........\.................................................\modelsim
...........\.................................................\........\lcd_controller.cr.mti
...........\.................................................\........\lcd_controller.mpf
...........\.................................................\........\lcd_controller.v
...........\.................................................\........\lcd_testbench.v
...........\.................................................\........\transcript
...........\.................................................\........\vsim.wlf
...........\.................................................\........\wave.bmp
...........\.................................................\........\wave.do
...........\.................................................\........\work
...........\.................................................\........\....\@u@f@m2
...........\.................................................\........\....\.......\verilog.psm
...........\.................................................\........\....\.......\_primary.dat
...........\.................................................\........\....\.......\_primary.vhd
...........\.................................................\........\....\@u@f@m2_altufm_parallel_bmm
...........\.................................................\........\....\...........................\verilog.psm
...........\.................................................\........\....\...........................\_primary.dat
...........\.................................................\........\....\...........................\_primary.vhd
...........\.................................................\........\....\divider
...........\.................................................\........\....\.......\verilog.psm
...........\.................................................\........\....\.......\_primary.dat
...........\.................................................\........\....\.......\_primary.vhd
...........\.................................................\........\....\fsm
...........\.................................................\........\....\...\verilog.psm
...........\.................................................\........\....\...\_primary.dat
...........\.................................................\........\....\...\_primary.vhd
...........\.................................................\........\....\lcd_controller
...........\.................................................\........\....\..............\verilog.psm
...........\.................................................\........\....\..............\_primary.dat
...........\.................................................\........\....\..............\_primary.vhd
...........\.................................................\........\....\lcd_testbench
...........\.................................................\........\....\.............\verilog.psm
...........\.................................................\........\....\.............\_primary.dat
...........\.................................................\........\....\.............\_primary.vhd
...........\.................................................\........\....\_info
...........\.................................................\quartus
...........\.................................................\.......\db
...........\.................................................\.......\..\lcd_controller.asm.qmsg
...........\.................................................\.......\..\lcd_controller.asm_labs.ddb
...........\.................................................\.......\..\lcd_controller.cbx.xml
...........\.................................................\.......\..\lcd_c