Introduction - If you have any usage issues, please Google them yourself
VHDL-based all-digital phase-locked loop has a key part of the design of the source code hehe!
Packet : 11515769202.rar filelist
《基于VHDL的全数字锁相环的设计》有关键部分的源代码\说明.txt
《基于VHDL的全数字锁相环的设计》有关键部分的源代码\VHDLDPLL.pdf
《基于VHDL的全数字锁相环的设计》有关键部分的源代码