Welcome！[Sign In] ！[Sign Up]！
Front-page it | Collect it | [中国-简体中文]
FAQ Fav
Location:
Downloads SourceCode Embeded-SCM Develop VHDL-FPGA-Verilog
Title: 多功能数字钟设计 Download
 Description: 我做课程设计时候所设计出的数字钟电路，实现分、秒计时，异步复位、暂停功能，已经在板子上面实现。和大家分享，一起进步！
 Downloaders recently: [More information of uploader chenlu1986]
 To Search: VHDL 数字钟
File list (Check if you may need any files):

CodeBus www.codebus.net