采用格雷码的FIFO控制模块（verilog）异步FIFO常用于存储、缓冲在两个异步时钟之间的数据

Title: 采用格雷码的FIFO控制模块（verilog）

Description: 异步FIFO常用于存储、缓冲在两个异步时钟之间的数据传输。在异步电路中，由于时钟之间周期和相位完全独立，因而数据的丢失概率不为零。如何设计一个高可靠性、高速的异步FIFO电路便成为一个难点。本例采用格雷码方式，用verilog语言实现了异

Downloaders recently: [More information of uploader hangman_102@126.com]

To Search: FIFO，Verilog

File list (Check if you may need any files):

Main Category