FPGA开发板配套Verilog HDL代码\基础实验\8位优先编码器\.xhdl3.xref
.............................\........\.............\cmp_state.ini
.............................\........\.............\db\encode.asm.qmsg
.............................\........\.............\..\encode.cbx.xml
.............................\........\.............\..\encode.cmp.cdb
.............................\........\.............\..\encode.cmp.hdb
.............................\........\.............\..\encode.cmp.qrpt
.............................\........\.............\..\encode.cmp.rdb
.............................\........\.............\..\encode.cmp.tdb
.............................\........\.............\..\encode.cmp0.ddb
.............................\........\.............\..\encode.dbp
.............................\........\.............\..\encode.db_info
.............................\........\.............\..\encode.eco.cdb
.............................\........\.............\..\encode.fit.qmsg
.............................\........\.............\..\encode.hier_info
.............................\........\.............\..\encode.hif
.............................\........\.............\..\encode.map.cdb
.............................\........\.............\..\encode.map.hdb
.............................\........\.............\..\encode.map.qmsg
.............................\........\.............\..\encode.pre_map.cdb
.............................\........\.............\..\encode.pre_map.hdb
.............................\........\.............\..\encode.psp
.............................\........\.............\..\encode.rtlv.hdb
.............................\........\.............\..\encode.rtlv_sg.cdb
.............................\........\.............\..\encode.rtlv_sg_swap.cdb
.............................\........\.............\..\encode.sgdiff.cdb
.............................\........\.............\..\encode.sgdiff.hdb
.............................\........\.............\..\encode.signalprobe.cdb
.............................\........\.............\..\encode.sld_design_entry.sci
.............................\........\.............\..\encode.sld_design_entry_dsc.sci
.............................\........\.............\..\encode.syn_hier_info
.............................\........\.............\..\encode.tan.qmsg
.............................\........\.............\..\encode_cmp.qrpt
.............................\........\.............\encode.asm.rpt
.............................\........\.............\encode.cdf
.............................\........\.............\encode.done
.............................\........\.............\encode.fit.eqn
.............................\........\.............\encode.fit.rpt
.............................\........\.............\encode.fit.summary
.............................\........\.............\encode.flow.rpt
.............................\........\.............\encode.map.eqn
.............................\........\.............\encode.map.rpt
.............................\........\.............\encode.map.summary
.............................\........\.............\encode.pin
.............................\........\.............\encode.pof
.............................\........\.............\encode.qpf
.............................\........\.............\encode.qsf
.............................\........\.............\encode.qws
.............................\........\.............\encode.sof
.............................\........\.............\encode.tan.rpt
.............................\........\.............\encode.tan.summary
.............................\........\.............\encode.v
.............................\........\.............\encode.v.bak
.............................\........\.............\encode_assignment_defaults.qdf
.............................\........\乘法器\.xhdl3.xref
.............................\........\......\cmp_state.ini
.............................\........\......\db\mlt.asm.qmsg
.............................\........\......\..\mlt.cbx.xml
.............................\.....