Filename
Size
Date
Cadence16.2  完全学习手册\Cadence16.2  完全学习手册code\code\第10章\10.1.1手动建立电路板\batch_drc.log
.........................\.............................\....\......\....................\master.tag
.........................\.............................\....\......\....................\Outline.brd
.........................\.............................\....\......\.....2使用向导建立电路板\Board.brd
.........................\.............................\....\......\........................\master.tag
.........................\.............................\....\......\........................\netin.log
.........................\.............................\....\...1章\11.1.1电路板的规划\分配元件序号\Add-RefDes.brd
.........................\.............................\....\......\..................\............\master.tag
.........................\.............................\....\......\..................\添加room\allegro.jrl
.........................\.............................\....\......\..................\........\allegro.jrl
1
.........................\.............................\....\......\..................\........\master.tag
.........................\.............................\....\......\..................\........\roomed.brd
.........................\.............................\....\......\..................\........\unroomed.brd
.........................\.............................\....\......\.....2元件的手工摆放\allegro.jrl
.........................\.............................\....\......\....................\master.tag
.........................\.............................\....\......\....................\place.brd
.........................\.............................\....\......\.....3元件的快速摆放\allegro.jrl
.........................\.............................\....\......\....................\allegro.jrl
1
.........................\.............................\....\......\....................\extract.log
.........................\.............................\....\......\....................\interconn.iml
.........................\.............................\....\......\....................\interconn.iml
1
.........................\.............................\....\......\....................\master.tag
.........................\.............................\....\......\....................\monitor.sts
.........................\.............................\....\......\....................\placed.brd
.........................\.............................\....\......\....................\signoise.log
.........................\.............................\....\......\....................\.........run\case1\case.cfg
.........................\.............................\....\......\....................\............\.....\case.cfg
1
.........................\.............................\....\......\....................\............\cases.cfg
.........................\.............................\....\......\....................\............\cases.cfg
1
.........................\.............................\....\......\....................\specctra.did
.........................\.............................\....\......\....................\specctra.log
.........................\.............................\....\......\...2.3手工布线\添加连接线和过孔的添加\add route-via.brd
.........................\.............................\....\......\..............\......................\master.tag
.........................\.............................\....\......\.....4扇出\ALL-fanout.brd
.........................\.............................\....\......\..........\allegro.jrl
.........................\.............................\....\......\..........\fanout.brd
.........................\.............................\....\......\..........\master.tag
.........................\.............................\....\......\.....5群组布线\Busroute.brd
.........................\.............................\....\......\..............\master.tag
.........................\...........