Filename
Size
Date
UART的FPGA实现过程-附完整的FPGA
ModelSim
MCU代码和工程
以及实现文档\fpga\V0p10\src\divider.v
...................................................................\....\.....\...\ebi.v
...................................................................\....\.....\...\rxd.v
...................................................................\....\.....\...\top.v
...................................................................\....\.....\...\txd.v
...................................................................\....\.....\...\uart.v
...................................................................\....\.....\testbench\cycloneII_v\_info
...................................................................\....\.....\.........\ModelSim.jpg
...................................................................\....\.....\.........\tcl_stacktrace.txt
...................................................................\....\.....\.........\top_tb.v
...................................................................\....\.....\.........\transcript
...................................................................\....\.....\.........\uart.cr.mti
...................................................................\....\.....\.........\uart.mpf
...................................................................\....\.....\.........\vish_stacktrace.vstf
...................................................................\....\.....\.........\vsim.wlf
...................................................................\....\.....\.........\vsim_stacktrace.vstf
...................................................................\....\.....\.........\work\divider\verilog.asm
...................................................................\....\.....\.........\....\.......\_primary.dat
...................................................................\....\.....\.........\....\.......\_primary.vhd
...................................................................\....\.....\.........\....\....sion\verilog.asm
...................................................................\....\.....\.........\....\........\_primary.dat
...................................................................\....\.....\.........\....\........\_primary.vhd
...................................................................\....\.....\.........\....\ebi\verilog.asm
...................................................................\....\.....\.........\....\...\_primary.dat
...................................................................\....\.....\.........\....\...\_primary.vhd
...................................................................\....\.....\.........\....\rxd\verilog.asm
...................................................................\....\.....\.........\....\...\_primary.dat
...................................................................\....\.....\.........\....\...\_primary.vhd
...................................................................\....\.....\.........\....\top\verilog.asm
...................................................................\....\.....\.........\....\...\_primary.dat
...................................................................\....\.....\.........\....\...\_primary.vhd
...................................................................\....\.....\.........\....\..._tb\verilog.asm
...................................................................\....\.....\.........\....\......\_primary.dat
...................................................................\....\.....\.........\....\......\_primary.vhd
...................................................................\....\.....\.........\....\.xd\verilog.asm
...................................................................\....\.....\.........\....\...\_primary.dat
...................................................................\....\.....\.........\....\...\_primary.vhd
...................................................................\....\.....\.........\....\uart\verilog.asm
..................................................