Search - quartus2 7

[Other resource] clk_scan

Description: 采用Quartus2编写的数码管扫描显示电路共有三个电路电路1：当按下启动计时按钮时，实验箱上的8个数码管数码1~8以4Hz的频率，从0到9反复不停计数，8个数码管同一时刻显示同一个数字。当按下异步清零按钮时，则8个数码管均显示为0。电路2：当按下启动计时按钮时，8个数码管1~8以4Hz的频率完成从0到9的跳跃循环计数，即每一时刻只有一个数码管点亮。即：数码管1计数0后，数码管2计数1，以此类推，数码管8计数7后，数码管1再计数8……。当按下异步清零按钮时，则数码管1点亮，显示数字0；其它数码管不亮。电路3：利用人眼的视觉暂留效应，使6个数码管完成时间的扫描显示功能。数码管1和2显示秒的低位和高位，数码管4和5显示分钟的低位和高位，数码管7和8显示小时的低位和高位。当按下启动计时按钮时，开始计时；当按下异步清零按钮时，各计数器清零，6个数码管显示为000000。
Platform: | Size: 1248610 | Author: gz208 | Hits:

[Other] forpof

Description: quartus2 7.1 版本的license,FPGA开发工具的授权文件
Platform: | Size: 347140 | Author: shushu | Hits:

[Software Engineering] intro_to_quartus2_v6.0_chinese

Description: quartus II 6.0 中文使用手册 intro_to_quartus2_chinese-Chinese quartus II 6.0 manual intro_to_quartus2_ english
Platform: | Size: 2068480 | Author: yysh | Hits:

[SCM] clk_scan

Description: 采用Quartus2编写的数码管扫描显示电路共有三个电路电路1：当按下启动计时按钮时，实验箱上的8个数码管数码1~8以4Hz的频率，从0到9反复不停计数，8个数码管同一时刻显示同一个数字。当按下异步清零按钮时，则8个数码管均显示为0。电路2：当按下启动计时按钮时，8个数码管1~8以4Hz的频率完成从0到9的跳跃循环计数，即每一时刻只有一个数码管点亮。即：数码管1计数0后，数码管2计数1，以此类推，数码管8计数7后，数码管1再计数8……。当按下异步清零按钮时，则数码管1点亮，显示数字0；其它数码管不亮。电路3：利用人眼的视觉暂留效应，使6个数码管完成时间的扫描显示功能。数码管1和2显示秒的低位和高位，数码管4和5显示分钟的低位和高位，数码管7和8显示小时的低位和高位。当按下启动计时按钮时，开始计时；当按下异步清零按钮时，各计数器清零，6个数码管显示为000000。 -err
Platform: | Size: 1248256 | Author: gz208 | Hits:

[Other] forpof

Description: quartus2 7.1 版本的license,FPGA开发工具的授权文件-quartus2 7.1 version of the license, FPGA development tools authorization documents
Platform: | Size: 347136 | Author: shushu | Hits:

Category

Source Code

Web/Internet

Develop Tools

Document

Other

Search in results

OS

Platform

Language

File Type

Search list

[Other resource] clk_scan

[Other] forpof

[Software Engineering] intro_to_quartus2_v6.0_chinese

[SCM] clk_scan

[Other] forpof

[Com Port] crack_qii72_b151

[VHDL-FPGA-Verilog] Quartus2_cracker_72sp2

[VHDL-FPGA-Verilog] quartus2

[VHDL-FPGA-Verilog] voter

[VHDL-FPGA-Verilog] fenpin5

CodeBus www.codebus.net