Welcome![Sign In][Sign Up]
Location:
Search - spartan v

Search list

[VHDL-FPGA-VerilogKCPSM3

Description: This the 8th release of PicoBlaze for Spartan-3, Spartan-3E Virtex-II, Virtex-IIPro and Virtex-4 devices by Picoblaze -This the 8th release of PicoBlaze for Spartan-3, Spartan-3E Virtex-II, Virtex-IIPro and Virtex-4 devicesby Picoblaze
Platform: | Size: 1513472 | Author: 王斯弘 | Hits:

[VHDL-FPGA-Verilogbare_vga

Description: Vga in vhdl using spartan 3e board basys
Platform: | Size: 373760 | Author: Johnny | Hits:

[VHDL-FPGA-VerilogXil3SD1800A_MIG_simplifiedUI_vlog_v92

Description: verilog 实现的spartan 3A dsp start kit DDR2 SDRAM 控制器-verilog achieved spartan 3A dsp start kit DDR2 SDRAM controller
Platform: | Size: 908288 | Author: ma yirong | Hits:

[VHDL-FPGA-VerilogVga

Description: The code is used to interface PC monitor with Spartan 3E for the display. if you run the program on spartan 3 you would be able to see different test pattern on the monitor screen
Platform: | Size: 626688 | Author: asit | Hits:

[VHDL-FPGA-Verilogs3esk

Description: spartan 3e开发板的实验例程,包括对应的说明文档-spartan 3e development board test routines, including the corresponding documentation
Platform: | Size: 34325504 | Author: aegis | Hits:

[BooksXilinx_vga_games_design

Description: 介绍利用XILINX spartan-3e 开发平台开发俄罗斯方块游戏,语言为VHDL-Introduced using XILINX spartan-3e Tetris game development platform, language VHDL
Platform: | Size: 197632 | Author: 张先生 | Hits:

[VHDL-FPGA-Verilogspartan_3_vga

Description: The control for a Spartan 3 VGA. Is possible to display every color.
Platform: | Size: 2048 | Author: Dan | Hits:

[VHDL-FPGA-VerilogVerilog--Digital-Clock

Description: A digital Clock Implemented on Spartan-3, coded in Verilog... bit and ucf files have been attached along-with the source v-file- Will help a lot the students, beginners and hobbyists.
Platform: | Size: 10240 | Author: | Hits:

[VHDL-FPGA-VerilogVGA_sync

Description: It is a game for spartan 3E starterkit in a VGA screen
Platform: | Size: 734208 | Author: Fausto | Hits:

[Othercalculator

Description: 这是一个设计16位计算器,运用Verilog HDL语言编写,可以实现简单的加减法计算。并且可以在Xilinx91i上仿真。其中 top.v文件为目录,calculator.v为计算器设计,display.v为显示设计,divclk.v为分频设计,keypad.v为键盘设计,并且testkeypad.v为检测程序。-design a 16-bit calculator using the Spartan 3 FPGA on the Digilent circuit board, with an additional 20-key keypad.With all the detailed codes of each function.
Platform: | Size: 13312 | Author: wangdage | Hits:

[VHDL-FPGA-Verilogprojet

Description: Nous nous proposons de construire un système d’acquisition à partir du « SPARTAN 3A FPGA starter kit board » de XILINX et des périphériques de cette carte dans le cadre du TP « acquisition de données » . Le kit comprend un ADC deux voies (LTC1407A de LINEAR TECHNOLOGY) 14 bits associé à un amplificateur à gain programmable (LTC6912 de LINEAR TECHNOLOGY) pour chacune des deux voies de l’ADC. La fréquence d’échantillonnage par voie est au maximum de 1.5 MHz. Les gains possibles sont 0 :1 :2 :5 :10 :20 :50 :100V/V. Le FPGA SPARTAN 3A doit pouvoir contrô ler l’ADC et l’amplificateur à travers une interface SPI et le séquenceur contrô lant l’ADC. Le schéma ci-dessous reprend le schéma du système DAQ présent sur le kit de développement SPARTAN-Nous nous proposons de construire un système d’acquisition à partir du « SPARTAN 3A FPGA starter kit board » de XILINX et des périphériques de cette carte dans le cadre du TP « acquisition de données » . Le kit comprend un ADC deux voies (LTC1407A de LINEAR TECHNOLOGY) 14 bits associé à un amplificateur à gain programmable (LTC6912 de LINEAR TECHNOLOGY) pour chacune des deux voies de l’ADC. La fréquence d’échantillonnage par voie est au maximum de 1.5 MHz. Les gains possibles sont 0 :1 :2 :5 :10 :20 :50 :100V/V. Le FPGA SPARTAN 3A doit pouvoir contrô ler l’ADC et l’amplificateur à travers une interface SPI et le séquenceur contrô lant l’ADC. Le schéma ci-dessous reprend le schéma du système DAQ présent sur le kit de développement SPARTAN
Platform: | Size: 369664 | Author: ELRIFAI | Hits:

CodeBus www.codebus.net