Welcome！[Sign In] ！[Sign Up]！
Front-page it | Collect it | [中国-简体中文]
FAQ Fav
Location:
Search - spartan d

Search list

[VHDL-FPGA-Verilog] 06-50

Description: PAL decoder, spartan 3 FPGA
Platform: | Size: 171008 | Author: ass | Hits:

[Linux-Unix] sl361_board_files

Description: spartan-3开发板原理图，好东西大家共享-spartan-3 development board schematics, share good things
Platform: | Size: 17071104 | Author: 李乔 | Hits:

[VHDL-FPGA-Verilog] ADC

Description: xilinx spartan 3e上的A/D转换程序-xilinx spartan 3e A/D conversion process
Platform: | Size: 11264 | Author: 梁俊峰 | Hits:

[VHDL-FPGA-Verilog] async_reset_dff

Description: 异步复位的D触发器 vhdl fpga xilinx spartan-3e-D flip flop async-reset vhdl fpga xilinx spartan-3e
Platform: | Size: 914432 | Author: 朱飞亚 | Hits:

[VHDL-FPGA-Verilog] projet

Description: Nous nous proposons de construire un système d’acquisition à partir du « SPARTAN 3A FPGA starter kit board » de XILINX et des périphériques de cette carte dans le cadre du TP « acquisition de données » . Le kit comprend un ADC deux voies (LTC1407A de LINEAR TECHNOLOGY) 14 bits associé à un amplificateur à gain programmable (LTC6912 de LINEAR TECHNOLOGY) pour chacune des deux voies de l’ADC. La fréquence d’échantillonnage par voie est au maximum de 1.5 MHz. Les gains possibles sont 0 :1 :2 :5 :10 :20 :50 :100V/V. Le FPGA SPARTAN 3A doit pouvoir contrô ler l’ADC et l’amplificateur à travers une interface SPI et le séquenceur contrô lant l’ADC. Le schéma ci-dessous reprend le schéma du système DAQ présent sur le kit de développement SPARTAN-Nous nous proposons de construire un système d’acquisition à partir du « SPARTAN 3A FPGA starter kit board » de XILINX et des périphériques de cette carte dans le cadre du TP « acquisition de données » . Le kit comprend un ADC deux voies (LTC1407A de LINEAR TECHNOLOGY) 14 bits associé à un amplificateur à gain programmable (LTC6912 de LINEAR TECHNOLOGY) pour chacune des deux voies de l’ADC. La fréquence d’échantillonnage par voie est au maximum de 1.5 MHz. Les gains possibles sont 0 :1 :2 :5 :10 :20 :50 :100V/V. Le FPGA SPARTAN 3A doit pouvoir contrô ler l’ADC et l’amplificateur à travers une interface SPI et le séquenceur contrô lant l’ADC. Le schéma ci-dessous reprend le schéma du système DAQ présent sur le kit de développement SPARTAN
Platform: | Size: 369664 | Author: ELRIFAI | Hits:

[VHDL-FPGA-Verilog] VGA_SYNC

Description: VGA_SYNC is a part of VGA controller, base d on Spartan 3 chip, use for show bar color picture in screen
Platform: | Size: 1024 | Author: yang gao | Hits:

[Other] Getting-Started-with-the-Spartan-3A-DSP-DaVinci-D

Description: Getting Started with DaVinci Boards
Platform: | Size: 1692672 | Author: johnnyjack | Hits:

CodeBus www.codebus.net