Location:
Search - vhdlfifo
Search list
Description: 用Verilog 写一个8x16 的FIFO，完成先入先出的功能，并且在FIFO读空时输出EMPTY
有效信号，读指针RP 不再移动；FIFO 写满时输出FULL 有效信号，并且即使WR 有效也
不再向存储单元中写入数据(写指针WP 不再移动)。
-NO
Platform: |
Size: 3072 |
Author: 陈远贵 |
Hits:
Description: fifo- source code for fifo using VHDL
Platform: |
Size: 1223680 |
Author: nagarjuna reddy |
Hits: