Location:
Search - xilinx la
Search list
Description:
Platform: |
Size: 13731840 |
Author: xuyo |
Hits:
Description: 基于Xilinx-XUPV2P开发平台的嵌入式系统实验例程：实验4编写基本的应用程序-Xilinx-XUPV2P-based development platform for embedded system routine experiment: The experiment 4 was prepared in general applications
Platform: |
Size: 6248448 |
Author: |
Hits:
Description: 基于Xilinx-XUPV2P开发平台的嵌入式系统实验例程：实验5高级应用程序编写-Xilinx-XUPV2P-based development platform for embedded systems experimental routines: Experimental Advanced Application Programming 5
Platform: |
Size: 6768640 |
Author: |
Hits:
Description: 基于Xilinx-XUPV2P开发平台的嵌入式系统实验例程：实验6系统验证与调试-Xilinx-XUPV2P-based development platform for embedded systems experimental routines: 6 experimental system to verify and debug
Platform: |
Size: 7863296 |
Author: |
Hits:
Description: Nous nous proposons de construire un système d’acquisition à partir du « SPARTAN 3A FPGA starter kit board » de XILINX et des périphériques de cette carte dans le cadre du TP « acquisition de données » . Le kit comprend un ADC deux voies (LTC1407A de LINEAR TECHNOLOGY) 14 bits associé à un amplificateur à gain programmable (LTC6912 de LINEAR TECHNOLOGY) pour chacune des deux voies de l’ADC. La fréquence d’échantillonnage par voie est au maximum de 1.5 MHz. Les gains possibles sont 0 :1 :2 :5 :10 :20 :50 :100V/V. Le FPGA SPARTAN 3A doit pouvoir contrô ler l’ADC et l’amplificateur à travers une interface SPI et le séquenceur contrô lant l’ADC. Le schéma ci-dessous reprend le schéma du système DAQ présent sur le kit de développement SPARTAN-Nous nous proposons de construire un système d’acquisition à partir du « SPARTAN 3A FPGA starter kit board » de XILINX et des périphériques de cette carte dans le cadre du TP « acquisition de données » . Le kit comprend un ADC deux voies (LTC1407A de LINEAR TECHNOLOGY) 14 bits associé à un amplificateur à gain programmable (LTC6912 de LINEAR TECHNOLOGY) pour chacune des deux voies de l’ADC. La fréquence d’échantillonnage par voie est au maximum de 1.5 MHz. Les gains possibles sont 0 :1 :2 :5 :10 :20 :50 :100V/V. Le FPGA SPARTAN 3A doit pouvoir contrô ler l’ADC et l’amplificateur à travers une interface SPI et le séquenceur contrô lant l’ADC. Le schéma ci-dessous reprend le schéma du système DAQ présent sur le kit de développement SPARTAN
Platform: |
Size: 369664 |
Author: ELRIFAI |
Hits: