[VHDL-FPGA-Verilog] 若干74HCxxx的Verilog源码。

Description: 包括：74HC85、74HC138、74HC161、74HC151、74HC373 74HC4017、74HC238、74HC194等器件的Verilog编码实现。为.V文件，也可直接用记事本等打开。
Platform: | Size: 5702 | Author: ylzhao168 | Hits:

[VHDL-FPGA-Verilog] add xilinx embeded ip

Description: add xilinx embeded ip
Platform: | Size: 4679636 | Author: jiexiongw | Hits:

[VHDL-FPGA-Verilog] FPGA-verilog-交通灯

Description: 采用verilog编写的代码，用FPGA实现交通灯控制，包含有数码管显示控制，倒计时控制，状态机等，是练习Verilog代码编写的一个很好的实例！
Platform: | Size: 2142 | Author: hangman_102@126.com | Hits:

[VHDL-FPGA-Verilog] FPGA控制VGA显示（Verilog）

Description: 用FPGA开发板控制VGA显示，以800*600的分辨率，首先在屏幕的正中央依次出现“新”“年”“快”“乐”四个汉字，并分别移动到屏幕的四个角落，接着在屏幕中部从左至右依次出现“Happy New Year”英文字样，然后出现三个由小到大再消失的圆形图标模拟烟花，最后在黑屏中闪烁金星。字体均采用不同颜色，增添喜庆气氛。 本代码是练习VGA控制，ROM调用，时序控制及状态机运用的一个综合实例！
Platform: | Size: 11611 | Author: hangman_102@126.com | Hits:

[VHDL-FPGA-Verilog] (2,1,3)卷积码编解码

Description: (2,1,3)卷积码编解码，viterbi译码
Platform: | Size: 3343838 | Author: zhaohua5269 | Hits:

[VHDL-FPGA-Verilog] testbench模版

Description: testbench测试模版
Platform: | Size: 664 | Author: lmyapple | Hits:

[VHDL-FPGA-Verilog] 同步FIFO设计

Description: 用16*8 RAM实现一个同步先进先出（FIFO）队列设计。由写使能端控制该数据流的写入FIFO，并由读使能控制FIFO中数据的读出。写入和读出的操作由时钟的上升沿触发。当FIFO的数据满和空的时候分别设置相应的高电平加以指示。
Platform: | Size: 1302250 | Author: lavien520@163.com | Hits:

[VHDL-FPGA-Verilog] 1602的FPGA控制

Description: 利用Altera的FPGA控制1602的模块
Platform: | Size: 799557 | Author: qiuwangsha | Hits:

[VHDL-FPGA-Verilog] 并串转换XILINX

Description: 嵌入式中实现并串转换的VERILOG程序+VHDL程序两个版本，是xilinx版本的，权威但繁琐
Platform: | Size: 1411 | Author: awenor | Hits:

[VHDL-FPGA-Verilog] 70V631_VHDL_Model.zip

Description: 针对IDT公司71v631的fpga设计，VHDL语言模型。
Platform: | Size: 5294 | Author: lixbggbb | Hits:

[VHDL-FPGA-Verilog] 基于Altera FPGACPLD的电子系统设计及工程实践

Description: 基于Altera FPGACPLD的电子系统设计及工程实践
Platform: | Size: 27267060 | Author: wendy0518 | Hits:

[VHDL-FPGA-Verilog] de1_default 内含有ps2鼠标代码

Description: 很好的ps2鼠标源代码
Platform: | Size: 1029490 | Author: 286178551@qq.com | Hits: