[VHDL-FPGA-Verilog] 移位寄存器

Description: First in first out寄存器的verilog源代码
Platform: | Size: 1169 | Author: sh0205 | Hits:

[VHDL-FPGA-Verilog] 电梯控制器程序设计与仿真

Description: 电梯控制器程序设计与仿真,已经通过仿真．
Platform: | Size: 162522 | Author: zhangjie5168 | Hits:

[VHDL-FPGA-Verilog] 100Examples

Description: 100个VHDL语言示例源代码
Platform: | Size: 208603 | Author: baoyatu | Hits:

[VHDL-FPGA-Verilog] 密勒解码器

Description: 本题的程序参考了 wangliwei同学的设计文档，在此非常感谢他给我学习的机会。好在我自己是抱着学习的态度来参加这次大赛的，所以也不至于说成抄袭:(. 本文在理解wangliwei同学程序的基础上，改写了“检测模块”，重新编写了“解码模块”以及三个测试程序。所以这次虽然交的很晚，但总算是我自己理解的成果，我学到了知识，这就够了。 关于本次程序的一点理解： (1) 由于给定时钟不完整，“检测模块”中大量使用了“事件触发”，这对综合后的结
Platform: | Size: 212432 | Author: qwzhenga@gmail.com | Hits:

[VHDL-FPGA-Verilog] 8bit全加器带进位复位功能

Description: 8bit全加器带进位复位功能 已经通过防真
Platform: | Size: 320 | Author: pslinhu1@126.com | Hits:

[VHDL-FPGA-Verilog] 5分频、移相VHDL程序

Description: 有两端VHDL程序，5分频的和分频移相的，希望大家用的上
Platform: | Size: 1028 | Author: chenzj.cash@163.com | Hits:

[VHDL-FPGA-Verilog] FFT的FPGA实现

Description: 快速傅里叶变换的FPGA实现
Platform: | Size: 14556166 | Author: 471512024@qq.com | Hits:

[VHDL-FPGA-Verilog] SDRAM控制核

Description: SDRAM控制核SDRAM控制核
Platform: | Size: 100854 | Author: sunrainhh | Hits:

[VHDL-FPGA-Verilog] 基于CPLD的VHDL语言数字钟（含秒表）设计

Description: 基于CPLD的VHDL语言数字钟（含秒表）设计
Platform: | Size: 116224 | Author: gaojianlin19880605@163.com | Hits:

[VHDL-FPGA-Verilog] VHDL编写的walsh码产生程序

Description: VHDL语言编写的产生walsh码程序.
Platform: | Size: 902 | Author: lipengsir_1@yahoo.com.cn | Hits:

[VHDL-FPGA-Verilog] 多功能波形发生器VHDL程序与仿真

Description: 非常实用的一款软件,多功能波形发生器VHDL程序与仿真
Platform: | Size: 61952 | Author: yuan0425 | Hits:

[VHDL-FPGA-Verilog] 汉明纠错码译码器源程序

Description: 汉明纠错码译码器的VHDL源程序
Platform: | Size: 3335 | Author: yxpsc@tom.com | Hits: