proiectmada
...........\modif
...........\.....\ADDRMUX.v
...........\.....\ALU.v
...........\.....\ALUMUX.v
...........\.....\IDC.v
...........\.....\IR.v
...........\.....\mem.txt
...........\.....\mem2.txt
...........\.....\mem4.txt
...........\.....\PC.v
...........\.....\PIC.v
...........\.....\PIC_DEFINES.v
...........\.....\Progmemrom.v
...........\.....\RAM.v
...........\.....\STACK.v
...........\.....\testbench.v
...........\.....\testmada.v
...........\.....\Timing.v
...........\.....\transcript
...........\.....\vsim.wlf
...........\.....\work
...........\.....\....\@a@d@d@r@m@u@x
...........\.....\....\..............\verilog.asm
...........\.....\....\..............\_primary.dat
...........\.....\....\..............\_primary.vhd
...........\.....\....\@a@l@u
...........\.....\....\......\verilog.asm
...........\.....\....\......\_primary.dat
...........\.....\....\......\_primary.vhd
...........\.....\....\@a@l@u@m@u@x
...........\.....\....\............\verilog.asm
...........\.....\....\............\_primary.dat
...........\.....\....\............\_primary.vhd
...........\.....\....\@i@d@c
...........\.....\....\......\verilog.asm
...........\.....\....\......\_primary.dat
...........\.....\....\......\_primary.vhd
...........\.....\....\@i@r
...........\.....\....\....\verilog.asm
...........\.....\....\....\_primary.dat
...........\.....\....\....\_primary.vhd
...........\.....\....\@p@c
...........\.....\....\....\verilog.asm
...........\.....\....\....\_primary.dat
...........\.....\....\....\_primary.vhd
...........\.....\....\@p@i@c
...........\.....\....\......\verilog.asm
...........\.....\....\......\_primary.dat
...........\.....\....\......\_primary.vhd
...........\.....\....\@progmemrom
...........\.....\....\...........\verilog.asm
...........\.....\....\...........\_primary.dat
...........\.....\....\...........\_primary.vhd
...........\.....\....\@r@a@m
...........\.....\....\......\verilog.asm
...........\.....\....\......\_primary.dat
...........\.....\....\......\_primary.vhd
...........\.....\....\@s@t@a@c@k
...........\.....\....\..........\verilog.asm
...........\.....\....\..........\_primary.dat
...........\.....\....\..........\_primary.vhd
...........\.....\....\@timing
...........\.....\....\.......\verilog.asm
...........\.....\....\.......\_primary.dat
...........\.....\....\.......\_primary.vhd
...........\.....\....\@wreg
...........\.....\....\.....\verilog.asm
...........\.....\....\.....\_primary.dat
...........\.....\....\.....\_primary.vhd
...........\.....\....\tb
...........\.....\....\..\verilog.asm
...........\.....\....\..\_primary.dat
...........\.....\....\..\_primary.vhd
...........\.....\....\testmada
...........\.....\....\........\verilog.asm
...........\.....\....\........\_primary.dat
...........\.....\....\........\_primary.vhd
...........\.....\....\_info
...........\.....\Wreg.v
...........\pic
...........\...\FsrReg.v
...........\...\Idc.v
...........\...\IR.v
...........\...\MemorieProgram.V
...........\...\PC.v
...........\...\Pic.v
...........\...\progmem.txt
...........\...\Tb.v
...........\...\Test.V
...........\...\TestSemnale.v
...........\...\TimingGenerator.v
...........\...\work
...........\...\....\@fsr@reg
...........\...\....\........\verilog.asm
...........\...\....\........\_primary.dat
...........\...\....\........\_primary.vhd
...........\...\....\@i@r
...........\...\....\....\verilog.asm
...........\...\....\....\_primary.dat