variable precision
..................\simulation

..................\..........\hadware.v
..................\..........\hadware.v.bak
..................\..........\mema.mem
..................\..........\mema.v
..................\..........\mema.v.bak
..................\..........\memb.mem
..................\..........\memb.v
..................\..........\memb.v.bak
..................\..........\memr.mem
..................\..........\memr.v
..................\..........\memr.v.bak
..................\..........\mem_a.v
..................\..........\tb_hardware.v
..................\..........\tb_hardware.v.bak
..................\..........\variable precision
..................\..........\..................\ARITH12_Schulte.pdf
..................\..........\..................\hadware.v.bak
..................\..........\..................\hware.v
..................\..........\..................\mema.v.bak
..................\..........\..................\memb.v.bak
..................\..........\..................\memr.v.bak
..................\..........\vmul.cr.mti
..................\..........\vmul.mpf
..................\..........\vpmult.cr.mti
..................\..........\vpmult.mpf

..................\..........\vsim.wlf
..................\..........\wave.do
..................\..........\work
..................\..........\....\mem_a
..................\..........\....\.....\verilog.asm
..................\..........\....\.....\_primary.dat
..................\..........\....\.....\_primary.vhd
..................\..........\....\mem_a_test
..................\..........\....\..........\verilog.asm
..................\..........\....\..........\_primary.dat
..................\..........\....\..........\_primary.vhd
..................\..........\....\mem_b
..................\..........\....\.....\verilog.asm
..................\..........\....\.....\_primary.dat
..................\..........\....\.....\_primary.vhd
..................\..........\....\mem_r
..................\..........\....\.....\verilog.asm
..................\..........\....\.....\_primary.dat
..................\..........\....\.....\_primary.vhd
..................\..........\....\mult
..................\..........\....\....\verilog.asm
..................\..........\....\....\_primary.dat
..................\..........\....\....\_primary.vhd
..................\..........\....\tb_hardware
..................\..........\....\...........\verilog.asm
..................\..........\....\...........\_primary.dat
..................\..........\....\...........\_primary.vhd
..................\..........\....\_info
..................\synthesis
..................\.........\vprecision
..................\.........\..........\hadware.v
..................\.........\..........\mema.v
..................\.........\..........\memb.v
..................\.........\..........\tb_hardware.v
..................\.........\..........\vpreciosn
..................\.........\..........\.........\hadware.v
..................\.........\..........\.........\HARDWARE_FSM.DIA
..................\.........\..........\.........\mema.v
..................\.........\..........\.........\memb.v
..................\.........\..........\.........\mult.bld
..................\.........\..........\.........\mult.cmd_log
..................\.........\..........\.........\mult.lso
..................\.........\..........\.........\mult.ncd
..................\.........\..........\.........\mult.ngc
..................\.........\..........\.........\mult.ngd
..................\.........\..........\.........\mult.ngr
..................\.........\..........\.........\mult.pad
..................\.........\..........\.........\mult.par
..................\.........\..........\.........\mult.pcf
..................\.........\..........\.........\mult.prj
..................\.........\..........\.........\mult.stx
..................\.........\..........\.........\mult.syr
..................\.........\..........\.........\mult.twr
..................\.........\..........\.........\mult.twx
..................\.........\..........\....