Welcome![Sign In][Sign Up]
Location:
Downloads SourceCode Embeded-SCM Develop VHDL-FPGA-Verilog
Title: szz Download
 Description: Digital clock written in Verilog, the use of dynamic scanning of the six digital display, adjustable time, the time specified in the program chime, buzzer achieved.
 Downloaders recently: [More information of uploader shenren1102]
 To Search:
  • [verilogclk] - Verilog HDL language multi-function digi
File list (Check if you may need any files):
szz\szz1.JPG
...\szz2.JPG
...\szz3.JPG
...\...\szz.asm.rpt
...\...\szz.cdf
...\...\szz.done
...\...\szz.fit.eqn
...\...\szz.fit.rpt
...\...\szz.fit.summary
...\...\szz.flow.rpt
...\...\szz.map.eqn
...\...\szz.map.rpt
...\...\szz.map.summary
...\...\szz.pin
...\...\szz.pof
...\...\szz.qpf
...\...\szz.qsf
...\...\szz.sim.rpt
...\...\szz.sof
...\...\szz.tan.rpt
...\...\szz.tan.summary
...\...\szz.v
...\...\szz.vwf
...\...\szzjian.vwf
...\...\db\add_sub_3rh.tdf
...\...\..\add_sub_6rh.tdf
...\...\..\add_sub_7rh.tdf
...\...\..\add_sub_ke8.tdf
...\...\..\add_sub_le8.tdf
...\...\..\add_sub_ma8.tdf
...\...\..\add_sub_me8.tdf
...\...\..\add_sub_ne8.tdf
...\...\..\add_sub_oe8.tdf
...\...\..\alt_u_div_dld.tdf
...\...\..\lpm_divide_ilf.tdf
...\...\..\lpm_divide_ldf.tdf
...\...\..\sign_div_unsign_khg.tdf
...\...\..\szz.asm.qmsg
...\...\..\szz.cbx.xml
...\...\..\szz.cmp.cdb
...\...\..\szz.cmp.hdb
...\...\..\szz.cmp.rdb
...\...\..\szz.cmp.tdb
...\...\..\szz.cmp0.ddb
...\...\..\szz.db_info
...\...\..\szz.eco.cdb
...\...\..\szz.eds_overflow
...\...\..\szz.fit.qmsg
...\...\..\szz.fnsim.cdb
...\...\..\szz.fnsim.hdb
...\...\..\szz.hier_info
...\...\..\szz.hif
...\...\..\szz.map.cdb
...\...\..\szz.map.hdb
...\...\..\szz.map.qmsg
...\...\..\szz.pre_map.cdb
...\...\..\szz.pre_map.hdb
...\...\..\szz.psp
...\...\..\szz.rtlv.hdb
...\...\..\szz.rtlv_sg.cdb
...\...\..\szz.rtlv_sg_swap.cdb
...\...\..\szz.sgdiff.cdb
...\...\..\szz.sgdiff.hdb
...\...\..\szz.signalprobe.cdb
...\...\..\szz.sim.hdb
...\...\..\szz.sim.qmsg
...\...\..\szz.sim.rdb
...\...\..\szz.sim.vwf
...\...\..\szz.sld_design_entry.sci
...\...\..\szz.sld_design_entry_dsc.sci
...\...\..\szz.syn_hier_info
...\...\..\szz.tan.qmsg
...\...\..\szz_cmp.qrpt
...\...\..\szz_sim.qrpt
...\szz.txt
...\...\db
...\szz
szz
    

CodeBus www.codebus.net