Welcome![Sign In][Sign Up]
Location:
Downloads SourceCode Embeded-SCM Develop VHDL-FPGA-Verilog
Title: quanjieqi Download
 Description: EDA development system based on the realization of two boxes full subtracter in VHDL programming language, with wave simulation.
 Downloaders recently: [More information of uploader 960638448]
 To Search:
File list (Check if you may need any files):
实验二全减器\adder\db\h_adder.asm.qmsg
............\.....\..\h_adder.cbx.xml
............\.....\..\h_adder.cmp.cdb
............\.....\..\h_adder.cmp.hdb
............\.....\..\h_adder.cmp.logdb
............\.....\..\h_adder.cmp.rdb
............\.....\..\h_adder.cmp.tdb
............\.....\..\h_adder.cmp0.ddb
............\.....\..\h_adder.dbp
............\.....\..\h_adder.db_info
............\.....\..\h_adder.eco.cdb
............\.....\..\h_adder.fit.qmsg
............\.....\..\h_adder.hier_info
............\.....\..\h_adder.hif
............\.....\..\h_adder.map.cdb
............\.....\..\h_adder.map.hdb
............\.....\..\h_adder.map.logdb
............\.....\..\h_adder.map.qmsg
............\.....\..\h_adder.pre_map.cdb
............\.....\..\h_adder.pre_map.hdb
............\.....\..\h_adder.psp
............\.....\..\h_adder.pss
............\.....\..\h_adder.rtlv.hdb
............\.....\..\h_adder.rtlv_sg.cdb
............\.....\..\h_adder.rtlv_sg_swap.cdb
............\.....\..\h_adder.sgdiff.cdb
............\.....\..\h_adder.sgdiff.hdb
............\.....\..\h_adder.sim.cvwf
............\.....\..\h_adder.sim.hdb
............\.....\..\h_adder.sim.qmsg
............\.....\..\h_adder.sim.rdb
............\.....\..\h_adder.sim.vwf
............\.....\..\h_adder.sld_design_entry.sci
............\.....\..\h_adder.sld_design_entry_dsc.sci
............\.....\..\h_adder.syn_hier_info
............\.....\..\h_adder.tan.qmsg
............\.....\..\h_adder.tis_db_list.ddb
............\.....\..\h_adder_cmp.qrpt
............\.....\..\h_adder_sim.qrpt
............\.....\..\prev_cmp_h_adder.asm.qmsg
............\.....\..\prev_cmp_h_adder.fit.qmsg
............\.....\..\prev_cmp_h_adder.map.qmsg
............\.....\..\prev_cmp_h_adder.qmsg
............\.....\..\prev_cmp_h_adder.tan.qmsg
............\.....\..\wed.wsf
............\.....\f_adder.vhd
............\.....\f_adder.vwf
............\.....\h_adder.asm.rpt
............\.....\h_adder.done
............\.....\h_adder.fit.eqn
............\.....\h_adder.fit.rpt
............\.....\h_adder.fit.summary
............\.....\h_adder.flow.rpt
............\.....\h_adder.map.eqn
............\.....\h_adder.map.rpt
............\.....\h_adder.map.summary
............\.....\h_adder.pin
............\.....\h_adder.pof
............\.....\h_adder.qpf
............\.....\h_adder.qsf
............\.....\h_adder.qws
............\.....\h_adder.sim.rpt
............\.....\h_adder.sof
............\.....\h_adder.tan.rpt
............\.....\h_adder.tan.summary
............\.....\h_adder.vhd
............\.....\h_adder.vwf
............\.....\h_adder1.vwf
............\.....\h_adder_assignment_defaults.qdf
............\.....\or2a.vhd
............\.....\or2a.vwf
............\.....\Waveform1.vwf
............\h_adder.vhd
............\全减器.wps
............\新建 Microsoft Word 文档.doc
............\adder\db
............\adder
实验二全减器
    

CodeBus www.codebus.net