ROM_RTL\Verilog\rom_rtl.log
.......\.......\rom_rtl.script
.......\.......\.synopsys_dc.setup
.......\.......\rom_rtl.v
.......\.......\M1_files\rom_rtl.sxnf
.......\.......\........\rom_rtl.ncf
.......\.......\........\command.his
.......\.......\........\ngdbuild.log
.......\.......\........\netlist.lst
.......\.......\........\rom_rtl.ngo
.......\.......\........\rom_rtl.ngd
.......\.......\........\rom_rtl.bld
.......\.......\........\map.mrp
.......\.......\........\map.ngm
.......\.......\........\rom_rtl.pcf
.......\.......\........\map.ncd
.......\.......\........\map.pcf
.......\.......\........\rom_rtl.par
.......\.......\........\rom_rtl.ncd
.......\.......\........\rom_rtl.dly
.......\.......\........\rom_rtl.pad
.......\.......\........\rom_rtl.twr
.......\.......\........\time_sim.alf
.......\.......\........\time_sim.nga
.......\.......\........\time_sim.v
.......\.......\........\time_sim.sdf
.......\.......\........\time_sim.tv
.......\.......\........\time_sim.pin
.......\.......\........\rom_rtl.bgn
.......\.......\........\rom_rtl.drc
.......\.......\........\rom_rtl.bit
.......\.......\command.log
.......\.......\rom_rtl.fpga
.......\.......\rom_rtl.timing
.......\.......\rom_rtl.sxnf
.......\.......\rom_rtl.db
.......\.......\rom_rtl.ncf
.......\.......\dc2ncf.log
.......\.......\rom_rtl.dc
.......\.......\rom_rtl.rar
.......\.......\M1_files
.......\Verilog
ROM_RTL