Welcome![Sign In][Sign Up]
Location:
Downloads SourceCode Embeded-SCM Develop VHDL-FPGA-Verilog
Title: keyqudou Download
 Description: fpga verilog hdl design keyboard to jitter program design environment quartusii 9.0. Simulation absolutely pass.
 Downloaders recently: [More information of uploader andrew]
 To Search:
File list (Check if you may need any files):
 

keyqudou\db\keyqudou.asm.qmsg
........\..\keyqudou.cbx.xml
........\..\keyqudou.cmp.cdb
........\..\keyqudou.cmp.hdb
........\..\keyqudou.cmp.logdb
........\..\keyqudou.cmp.rdb
........\..\keyqudou.cmp.tdb
........\..\keyqudou.cmp0.ddb
........\..\keyqudou.db_info
........\..\keyqudou.eco.cdb
........\..\keyqudou.eda.qmsg
........\..\keyqudou.fit.qmsg
........\..\keyqudou.hier_info
........\..\keyqudou.hif
........\..\keyqudou.lpc.html
........\..\keyqudou.lpc.rdb
........\..\keyqudou.lpc.txt
........\..\keyqudou.map.cdb
........\..\keyqudou.map.hdb
........\..\keyqudou.map.logdb
........\..\keyqudou.map.qmsg
........\..\keyqudou.pre_map.cdb
........\..\keyqudou.pre_map.hdb
........\..\keyqudou.rtlv.hdb
........\..\keyqudou.rtlv_sg.cdb
........\..\keyqudou.rtlv_sg_swap.cdb
........\..\keyqudou.sgdiff.cdb
........\..\keyqudou.sgdiff.hdb
........\..\keyqudou.sld_design_entry.sci
........\..\keyqudou.sld_design_entry_dsc.sci
........\..\keyqudou.syn_hier_info
........\..\keyqudou.tan.qmsg
........\..\keyqudou.tis_db_list.ddb
........\..\prev_cmp_keyqudou.asm.qmsg
........\..\prev_cmp_keyqudou.eda.qmsg
........\..\prev_cmp_keyqudou.fit.qmsg
........\..\prev_cmp_keyqudou.map.qmsg
........\..\prev_cmp_keyqudou.qmsg
........\..\prev_cmp_keyqudou.tan.qmsg
........\incremental_db\compiled_partitions\keyqudou.root_partition.map.kpt
........\..............\README
........\keyqudou.asm.rpt
........\keyqudou.done
........\keyqudou.eda.rpt
........\keyqudou.fit.rpt
........\keyqudou.fit.summary
........\keyqudou.flow.rpt
........\keyqudou.map.rpt
........\keyqudou.map.smsg
........\keyqudou.map.summary
........\keyqudou.pin
........\keyqudou.pof
........\keyqudou.qpf
........\keyqudou.qsf
........\keyqudou.sof
........\keyqudou.tan.rpt
........\keyqudou.tan.summary
........\keyqudou.v
........\keyqudou.v.bak
........\keyqudou_nativelink_simulation.rpt
........\simulation\modelsim\keyqudou.sft
........\..........\........\keyqudou.vo
........\..........\........\keyqudou_modelsim.xrf
........\..........\........\keyqudou_run_msim_gate_verilog.do
........\..........\........\keyqudou_run_msim_gate_verilog.do.bak
........\..........\........\keyqudou_v.sdo
........\..........\........\modelsim.ini
........\..........\........\msim_transcript
........\..........\........\verilog_libs\flex10ke_ver\@p@r@i@m_@d@f@f@e\_primary.dat
........\..........\........\............\............\.................\_primary.dbs
........\..........\........\............\............\.................\_primary.vhd
........\..........\........\............\............\and1\_primary.dat
........\..........\........\............\............\....\_primary.dbs
........\..........\........\............\............\....\_primary.vhd
........\..........\........\............\............\....1\_primary.dat
........\..........\........\............\............\.....\_primary.dbs
........\..........\........\............\............\.....\_primary.vhd
........\..........\........\............\............\b5mux21\_primary.dat
........\..........\........\............\............\.......\_primary.dbs
........\..........\........\............\............\.......\_primary.vhd
........\..........\........\............\............\.mux21\_primary.dat
........\..........\........\............\............\......\_primary.dbs
........\..........\........\............\............\......\_primary.vhd
........\..........\........\............\............\dffe_io\_primary.dat
........\..........\........\............\............\.......\_primary.dbs
........\..........\........\............\............\.......\_primary.vhd
........\..........\........\............\............\flex10ke_asynch_io\_primary.dat
........\..........\........\............\............\..................\_primary.dbs
........\..........\........\............\............\..................\_primary.vhd
........\..........\........\............\............\................lcell\_primary.dat
........\..........\........\............\............\.....................\_primary.dbs
......

CodeBus www.codebus.net