Welcome！[Sign In] ！[Sign Up]！
Front-page it | Collect it | [中国-简体中文]
FAQ Fav
Location:
Downloads SourceCode Embeded-SCM Develop VHDL-FPGA-Verilog
Title: 公交报站 Download
 Description: Simple bus stop program, the use of Verilog HDL language
 Downloaders recently: [More information of uploader 吉喆 ]
 To Search:
File list (Check if you may need any files): 
公交报站
公交报站\0.07.JPG
公交报站\Area_RE.txt
公交报站\BUS_netlist.v
公交报站\Cons_RE.txt
公交报站\ReporterYUYIN.v
公交报站\Reporter_tb.v
公交报站\Timing_RE.txt
公交报站\bus.sdf
公交报站\jiaoben.tcl
公交报站\pram.v
公交报站\report_coverage.txt
公交报站\transcript
公交报站\verilog设计代码.docx

CodeBus www.codebus.net