Welcome![Sign In][Sign Up]
Location:
Downloads SourceCode Embeded-SCM Develop VHDL-FPGA-Verilog
Title: BIC Download
 Description: this project for adaptive schme techniques by using LFSR design projects
 Downloaders recently: [More information of uploader king of VLSI]
 To Search:
File list (Check if you may need any files):
FilenameSizeDate
BIC\A\.lso 6 2018-01-07
BIC\A\A.gise 13990 2018-01-07
BIC\A\A.xise 34567 2018-01-07
BIC\A\condition.v 661 2018-01-07
BIC\A\dff.prj 22 2018-01-06
BIC\A\dff.stx 1236 2018-01-06
BIC\A\dff.v 690 2018-01-07
BIC\A\dff.xst 227 2018-01-06
BIC\A\dff1.v 675 2018-01-07
BIC\A\enc.bld 952 2018-01-07
BIC\A\enc.cmd_log 2015 2018-01-07
BIC\A\enc.fdo 1348 2018-01-07
BIC\A\enc.lso 6 2018-01-07
BIC\A\enc.ncd 11090 2018-01-07
BIC\A\enc.ngc 8114 2018-01-07
BIC\A\enc.ngd 13975 2018-01-07
BIC\A\enc.ngr 21395 2018-01-07
BIC\A\enc.pad 7080 2018-01-07
BIC\A\enc.par 7040 2018-01-07
BIC\A\enc.pcf 321 2018-01-07
BIC\A\enc.prj 168 2018-01-07
BIC\A\enc.ptwx 17228 2018-01-07
BIC\A\enc.pwr 29435 2018-01-07
BIC\A\enc.stx 0 2018-01-07
BIC\A\enc.syr 16054 2018-01-07
BIC\A\enc.twr 4343 2018-01-07
BIC\A\enc.twx 23331 2018-01-07
BIC\A\enc.udo 380 2018-01-07
BIC\A\enc.unroutes 154 2018-01-07
BIC\A\enc.v 925 2018-01-07
BIC\A\enc.xpi 46 2018-01-07
BIC\A\enc.xst 1129 2018-01-07
BIC\A\enc_envsettings.html 14498 2018-01-07
BIC\A\enc_guide.ncd 11090 2018-01-07
BIC\A\enc_map.map 2389 2018-01-07
BIC\A\enc_map.mrp 8040 2018-01-07
BIC\A\enc_map.ncd 6629 2018-01-07
BIC\A\enc_map.ngm 27058 2018-01-07
BIC\A\enc_map.xrpt 16522 2018-01-07
BIC\A\enc_ngdbuild.xrpt 6484 2018-01-07
BIC\A\enc_pad.csv 7112 2018-01-07
BIC\A\enc_pad.txt 28147 2018-01-07
BIC\A\enc_par.xrpt 76981 2018-01-07
BIC\A\enc_summary.html 8929 2018-01-07
BIC\A\enc_summary.xml 408 2018-01-07
BIC\A\enc_usage.xml 1141 2018-01-07
BIC\A\enc_wave.fdo 425 2018-01-07
BIC\A\enc_xpa.log 2008 2018-01-07
BIC\A\enc_xst.xrpt 12552 2018-01-07
BIC\A\fa.v 636 2018-01-06
BIC\A\fa_summary.html 3685 2018-01-07
BIC\A\iseconfig\A.projectmgr 8184 2018-01-07
BIC\A\iseconfig\enc.xreport 20410 2018-01-07
BIC\A\iseconfig\fa.xreport 20420 2018-01-07
BIC\A\transcript 6653 2018-01-07
BIC\A\voter.fdo 1268 2018-01-07
BIC\A\voter.prj 45 2018-01-06
BIC\A\voter.stx 1309 2018-01-06
BIC\A\voter.udo 382 2018-01-06
BIC\A\voter.v 998 2018-01-07
BIC\A\voter.xst 229 2018-01-06
BIC\A\voter_wave.fdo 427 2018-01-06
BIC\A\vsim.wlf 40960 2018-01-06
BIC\A\webtalk_pn.xml 3092 2018-01-07
BIC\A\wlft2hjndg 40960 2018-01-07
BIC\A\wlft6i6vd4 40960 2018-01-07
BIC\A\wlft7vwqv6 40960 2018-01-07
BIC\A\wlft81inrb 40960 2018-01-07
BIC\A\wlftd19ghz 40960 2018-01-07
BIC\A\wlftm5et7e 16384 2018-01-07
BIC\A\wlftvk3yzr 40960 2018-01-07
BIC\A\work\condition\verilog.prw 1057 2018-01-07
BIC\A\work\condition\verilog.psm 3296 2018-01-07
BIC\A\work\condition\_primary.dat 321 2018-01-07
BIC\A\work\condition\_primary.dbs 353 2018-01-07
BIC\A\work\condition\_primary.vhd 199 2018-01-07
BIC\A\work\dff\verilog.prw 1400 2018-01-07
BIC\A\work\dff\verilog.psm 3904 2018-01-07
BIC\A\work\dff\_primary.dat 327 2018-01-07
BIC\A\work\dff\_primary.dbs 462 2018-01-07
BIC\A\work\dff\_primary.vhd 292 2018-01-07
BIC\A\work\dff1\verilog.prw 1292 2018-01-07
BIC\A\work\dff1\verilog.psm 3712 2018-01-07
BIC\A\work\dff1\_primary.dat 274 2018-01-07
BIC\A\work\dff1\_primary.dbs 464 2018-01-07
BIC\A\work\dff1\_primary.vhd 256 2018-01-07
BIC\A\work\enc\verilog.prw 2430 2018-01-07
BIC\A\work\enc\verilog.psm 7112 2018-01-07
BIC\A\work\enc\_primary.dat 757 2018-01-07
BIC\A\work\enc\_primary.dbs 1886 2018-01-07
BIC\A\work\enc\_primary.vhd 335 2018-01-07
BIC\A\work\fa\verilog.prw 1239 2018-01-07
BIC\A\work\fa\verilog.psm 4424 2018-01-07
BIC\A\work\fa\_primary.dat 267 2018-01-07
BIC\A\work\fa\_primary.dbs 696 2018-01-07
BIC\A\work\fa\_primary.vhd 295 2018-01-07
BIC\A\work\glbl\verilog.prw 4559 2018-01-07
BIC\A\work\glbl\verilog.psm 11552 2018-01-07
BIC\A\work\glbl\_primary.dat 1229 2018-01-07
BIC\A\work\glbl\_primary.dbs 1799 2018-01-07

CodeBus www.codebus.net