Welcome！[Sign In] ！[Sign Up]！
Front-page it | Collect it | [中国-简体中文]
FAQ Fav
Location:
Search - 异步复位

Search list

[Applications] 同步复位和异步复位,FPGA设计.rar

Description:
Platform: | Size: 242776 | Author: | Hits:

[Other resource] 同步复位与异步复位问题

Description: 同步复位与异步复位问题，应用于EDA设置，适合初学者-asynchronous and synchronous reset reduction, EDA application settings for beginners
Platform: | Size: 243221 | Author: 胡路听 | Hits:

[Applications] 同步复位和异步复位,FPGA设计

Description: 同步复位和异步复位,FPGA设计-synchronous and asynchronous reset reduction, FPGA design
Platform: | Size: 243043 | Author: 咱航 | Hits:

[Other resource] FSM02

Description: 异步复位状态机 -- State Machine with Asynchronous Reset -- dowload from: www.fpga.com.cn & www.pld.com.cn -asynchronous reset state machine -- State Machine with Asynchronou 's Reset -- dowload from : www.fpga.com.cn
Platform: | Size: 878 | Author: 罗兰 | Hits:

[Other resource] Synchronous_Resets_Asynchronous_Resets

Description: 一本关于复位说明的很好的文章。上面详细的介绍了同步复位和异步复位的区别。和应用。对于电路设计的人很有用-a note on the reduction of a good paper. Above a detailed introduction to the synchronous and asynchronous reset reduction distinction. And application. Circuit design for the very useful
Platform: | Size: 243056 | Author: yinlq | Hits:

[Embeded-SCM Develop] dff_UDP

Description: verilog实现，UDP描述带有异步复位的正边沿触发D触发器，test测试通过-verilog achieve, UDP asynchronous reset with a description of the fringe is triggered D flip-flop, test test pass
Platform: | Size: 853 | Author: seiji | Hits:

[Other resource] STATE3

Description: VHDL源代码，使用VHDL语言编写，异步复位状态机
Platform: | Size: 3036 | Author: 罗兰 | Hits:

[Other resource] reset

Description: 异步复位同步释放的复位信号处理逻辑代码.Verilog编写!很好用.在EP1C6Q240上调试成功.
Platform: | Size: 139489 | Author: ZZ | Hits:

[Other resource] seg7_1

Description: 用VHDL描述一个让6个数码管同时显示的控制器，同时显示0、1、2、3、4、5这6个不同的数字图形到6个数码管上，输入时钟调节频率，使得能够观察到稳定显示的6个数字。可异步复位
Platform: | Size: 964 | Author: wx | Hits:

[Other resource] shinengcount

Description: 带使能､ 异步复位端的十二进制计数器的 设计的一个例子
Platform: | Size: 919 | Author: chenwen | Hits:

[Other resource] binarycount

Description: 异步复位、同步置数的四位二进制计数器的VHDL源文件
Platform: | Size: 834 | Author: chenwen | Hits:

[Other] cnt

Description: 带有异步复位和同步时钟的十进制加法计数器
Platform: | Size: 1498 | Author: 何霞霞 | Hits:

[Windows Develop] yibuqinglin

Description: 含异步清0和同步时钟使能的4位加法计数器 含计数使能,异步复位和计数值并行预置功能4位加法计数器,由实验图1所示,图中间是4位锁存器 rst是异步清信号,高电平有效 clk是锁存信号 D[3..0]是4位数据输入端.当ENA为 1 时,多路选择器将加1器的输出值加载于锁存器的数据端 当ENA为 0 时将\"0000\"加载于锁存器.
Platform: | Size: 63832 | Author: 黄杰深 | Hits:

[Windows Develop] ttvvfg

Description: 带有异步复位和同步时钟使能的十进制加法计数器
Platform: | Size: 1146 | Author: shinan | Hits:

[VHDL-FPGA-Verilog] 多功能数字钟设计

Description: 我做课程设计时候所设计出的数字钟电路，实现分、秒计时，异步复位、暂停功能，已经在板子上面实现。和大家分享，一起进步！
Platform: | Size: 182477 | Author: chenlu1986 | Hits:

[VHDL-FPGA-Verilog] 7位二进制计数器

Description: 应用VHDL语言编写设计一个带计数使能、异步复位、同步装载的可逆七位二进制计数器，计数结果由共阴极七段数码管显示
Platform: | Size: 10435 | Author: 521feijiepeng@163.com | Hits:

[Other] synchronous vs asynchronous reset

Description: 介绍vhdl设计中，同步复位与异步复位的优劣
Platform: | Size: 195754 | Author: nickcake | Hits:

[Applications] 同步复位和异步复位,FPGA设计

Description: 同步复位和异步复位,FPGA设计-synchronous and asynchronous reset reduction, FPGA design
Platform: | Size: 242688 | Author: | Hits:

[VHDL-FPGA-Verilog] 同步复位与异步复位问题

Description: 同步复位与异步复位问题，应用于EDA设置，适合初学者-asynchronous and synchronous reset reduction, EDA application settings for beginners
Platform: | Size: 242688 | Author: 胡路听 | Hits:

[VHDL-FPGA-Verilog] FSM02

Description: 异步复位状态机 -- State Machine with Asynchronous Reset -- dowload from: www.fpga.com.cn & www.pld.com.cn -asynchronous reset state machine-- State Machine with Asynchronou 's Reset-- dowload from : www.fpga.com.cn
Platform: | Size: 1024 | Author: 罗兰 | Hits:
« 12 3 4 5 »

CodeBus www.codebus.net