Welcome！[Sign In] ！[Sign Up]！
Front-page it | Collect it | [中国-简体中文]
FAQ Fav
Location:
Search - altera veril

Search list

[Other resource] Triggersignalaccuratedataacquisitionsystemdesignde

Description: 在一些系统中，经常用到对触发信号延时一段时 间后，再对某些目标信号进行采集，通常这段延时要求 非常精确，还要做到范围可调，一般这种延时的最小时 间单位小于100ns。如果选用普通微控制器，延时系统的操作界面比较容易实现，但是靠软件延时得到结果的准确性较低。考虑到芯片功能、开发环境以及接口方便等问题，最终选用一片常用的AlteraSVCPLD EPM7128SLC3411]作为系统的核心控制部分，来实现 信号延时、输人设定、运行显示的功能。应用Veril- o苦2〕语言，在Altera的Quartus11WebEditio详3〕软件 环境下进行编程仿真，最后烧写芯片进行系统硬件测试
Platform: | Size: 106842 | Author: hjh | Hits:

[VHDL-FPGA-Verilog] MAX_UFM

Description: Altera epm240 的ufm调用。-Altera epm240 the UFM call.
Platform: | Size: 226304 | Author: Potossas | Hits:

[VHDL-FPGA-Verilog] ISP1362

Description: Verilog 编写的ISP1362的控制器IP核，altera公司DE2系统中的源程序-Verilog prepared ISP1362 controller IP core, altera company source DE2 System
Platform: | Size: 18432 | Author: zhyy | Hits:

[VHDL-FPGA-Verilog] Time

Description: ALTERA上DE2平台，利用内部50M Hz时钟，在数码管模拟显示时间(时分秒)。-ALTERA on DE2 platform, using internal 50M Hz clock, in the digital control simulation show time (hours minutes and seconds).
Platform: | Size: 609280 | Author: 徐朝凯 | Hits:

[VHDL-FPGA-Verilog] Triggersignalaccuratedataacquisitionsystemdesignde

Description: 在一些系统中，经常用到对触发信号延时一段时 间后，再对某些目标信号进行采集，通常这段延时要求 非常精确，还要做到范围可调，一般这种延时的最小时 间单位小于100ns。如果选用普通微控制器，延时系统的操作界面比较容易实现，但是靠软件延时得到结果的准确性较低。考虑到芯片功能、开发环境以及接口方便等问题，最终选用一片常用的AlteraSVCPLD EPM7128SLC3411]作为系统的核心控制部分，来实现 信号延时、输人设定、运行显示的功能。应用Veril- o苦2〕语言，在Altera的Quartus11WebEditio详3〕软件 环境下进行编程仿真，最后烧写芯片进行系统硬件测试 -err
Platform: | Size: 106496 | Author: hjh | Hits:

[VHDL-FPGA-Verilog] AlteraFPGA

Description: 在Altera的FPGA开发板上运行第一个FPGA程序，以后我还会陆续发布这方面的代码-In Altera
Platform: | Size: 48128 | Author: 骆军 | Hits:

[VHDL-FPGA-Verilog] altera_maxII_PCI_Verilog

Description: Altera的MAXIICPLD模拟PCI接口的Verilog代码-Altera
Platform: | Size: 106496 | Author: 王鹏 | Hits:

[VHDL-FPGA-Verilog] DDC

Description: verilog语言实现的数字下变频设计。 在ALTERA的QUARTUS ii下实现。实用，好用。-Verilog language implementation of the digital down-conversion design. ALTERA at the implementation of QUARTUS ii. Practical, easy to use.
Platform: | Size: 44032 | Author: 咚咚 | Hits:

[VHDL-FPGA-Verilog] Altera_8051_IPcore_v1.2

Description: Alera 的8051 IP core的示例文件5个-Alera the 8051 IP core of the sample file 5
Platform: | Size: 1884160 | Author: zheng | Hits:

[VHDL-FPGA-Verilog] IPcore

Description: 基于EP3C25的Altera SDI IP核的使用-EP3C25 Altera SDI IP
Platform: | Size: 1486848 | Author: wzk | Hits:

[VHDL-FPGA-Verilog] DAC_TLV5616

Description: tlv5614的驱动程序，用verilog语言编写的，fpga芯片为altera公司的ep2c35。 调试成功放心使用-tlv5614 driver, using verilog language written in, fpga chips altera company ep2c35. Assured the success of the use of debugging
Platform: | Size: 352256 | Author: 王乐 | Hits:

[VHDL-FPGA-Verilog] lpm_ram

Description: altera LPM_RAM的使用,有简单的程式和模拟结论.大家写的时候可以参考.-altera LPM_RAM the use of a simple programming and simulation findings. we can refer to when writing.
Platform: | Size: 1024 | Author: tupeng | Hits:

[VHDL-FPGA-Verilog] NAND_Flash_Controller

Description: FPGA实现的NandFlash控制器（带ECC）文档+源代码。-FPGA implementation NandFlash controller (with ECC) document+ source code.
Platform: | Size: 1587200 | Author: 李银 | Hits:

[Other] Altera_Verilog_Coding_Style

Description: Altera公司的Verilog编程风格 Altera_Verilog_Coding_Style-Altera' s Verilog programming style Altera_Verilog_Coding_Style
Platform: | Size: 1850368 | Author: kejf11 | Hits:

[VHDL-FPGA-Verilog] IR

Description: 利用verilog编写的红外线接收解码电路，开发环境为altera板，quartusII仿真并在开发板上验证通过-Prepared using verilog infrared receiver decoder circuit, the development environment for the altera board, quartusII simulation and validated by the development board
Platform: | Size: 669696 | Author: sjl | Hits:

CodeBus www.codebus.net