VHDL-FPGA-Verilog List Page 4287

VHDL-FPGA-Verilog list

Sort by ：

« 1 2 ... .82 .83 .84 .85 .86 4287.88 .89 .90 .91 .92 ... 4311 »

Code_for_Bilinear Interpolation Downloaded：1: 根據不同測試pattern，設計的電路要能對16×16 pixels的原圖影像作縮放，產生16×16、32×32的放大或縮小影像。
Update : 2011-12-26 Size : 489.26kb Publisher : pili0211
数字系统课程设计---自动售邮票机 Downloaded：0: 机器有3个投币按键，代表3种硬币输入（1元，5角和1 角）。每按一键，表示投入一枚硬币，购票者可选择的邮票面值有1元和5角两种，每次售出1 枚邮票。购票者投币后，按动确认键，机器将发出邮票和找零硬币，若所投金额不足则发出“欠资”指示。
Update : 2011-12-27 Size : 35.3kb Publisher : qjj_02@126.com
verilog 紅綠燈控制器 Downloaded：0: 紅綠燈控制器
Update : 2011-12-28 Size : 1.55kb Publisher : craig08.tw@yahoo.com.tw
USB_1.1IP核 Downloaded：0: 这是USB的一个机遇FPGA的IP核设计。欢迎大家使用
Update : 2011-12-31 Size : 11.97mb Publisher : steeflian
chuzuchejijiaqi Downloaded：0: VHDL写的出租车计价器，已测试成功
Update : 2012-01-09 Size : 669.58kb Publisher : sky982
experiment4_play Downloaded：0: VHDL实验四，设计一个异步清零和同步时钟使能的4位加法计数器-VHDL Experiment 4, an asynchronous reset and synchronous design clock enable 4-bit adder counter
Update : 2012-01-11 Size : 190.57kb Publisher : testsb
pinlvji 频率计VHDL编程 Downloaded：0: 频率计VHDL编程。设计一个4位数字显示的十进制频率计，其测量范围为1MHz，测量值通过4个数码管显示以8421BCD码形式输出，可通过开关实现量程控制，量程分10kHz、100kHz、1MHz三档(最大读数分别为9.999kHz、99.99kHz、999.9kHz)；当输入信号的频率大于相应量程时，有溢出显示。 -Cymometer VHDL programming. Design of a 4-digit decimal disp
Update : 2012-01-11 Size : 88.05kb Publisher : testsb
lms verilog Downloaded：1: lms veriog程序，不错的代码
Update : 2012-01-11 Size : 946byte Publisher : pofet@sina.com
counter Downloaded：0: Update : 2012-02-04 Size : 11.91kb Publisher : light1791@hotmail.com.tw
hp 4140b Downloaded：0: hp 4140b VHDL编程
Update : 2012-02-08 Size : 30.77kb Publisher : wilsun_0401@163.com
spi slave Downloaded：0: SPI 接口的VHDL和Verilog实现。slave模式
Update : 2012-02-11 Size : 4.04kb Publisher : szsz06@126.com
I2C verillog Downloaded：0: I2C Verillog测试代码
Update : 2012-02-13 Size : 666.11kb Publisher : smartgoing@163.com

« 1 2 ... .82 .83 .84 .85 .86 4287.88 .89 .90 .91 .92 ... 4311 »

Search in result