Description: FPGA realization of multi-function alarm clock, which can function as a clock, a stopwatch, a timer,and a piano.
To Search:
- [clock] - verilog implementation stopwatch program
- [1] - MP3 player and U disk design, the book f
- [FPGA_clockLED_LCD_display] - FPGA LED LCD Clock display
- [111111] - High-frequency design, the AM transmitte
File list (Check if you may need any files):
5\5\alarm3.1\add1.bsf
.\.\........\add1.vhd
.\.\........\address.vhd
.\.\........\alarm1.asm.rpt
.\.\........\alarm1.cdf
.\.\........\alarm1.done
.\.\........\alarm1.fit.eqn
.\.\........\alarm1.fit.rpt
.\.\........\alarm1.fit.summary
.\.\........\alarm1.flow.rpt
.\.\........\alarm1.map.eqn
.\.\........\alarm1.map.rpt
.\.\........\alarm1.map.summary
.\.\........\alarm1.pin
.\.\........\alarm1.pof
.\.\........\alarm1.ppl
.\.\........\alarm1.qpf
.\.\........\alarm1.qsf
.\.\........\alarm1.qws
.\.\........\alarm1.sim.rpt
.\.\........\alarm1.sof
.\.\........\alarm1.tan.rpt
.\.\........\alarm1.tan.summary
.\.\........\bcd24.vhd
.\.\........\bcd_24.bsf
.\.\........\bcd_60.bsf
.\.\........\bcd_60.vhd
.\.\........\bcd_60.vwf
.\.\........\clock.bdf
.\.\........\clock.bsf
.\.\........\clock.vwf
.\.\........\cmp_state.ini
.\.\........\count_24.bsf
.\.\........\count_24.vhd
.\.\........\count_24.vwf
.\.\........\count_60.bsf
.\.\........\count_60.vhd
.\.\........\count_60.vwf
.\.\........\count_60_min.bsf
.\.\........\count_60_min.vhd
.\.\........\count_60_min.vwf
.\.\........\db\add_sub_0ph.tdf
.\.\........\..\add_sub_2rh.tdf
.\.\........\..\add_sub_3rh.tdf
.\.\........\..\add_sub_4rh.tdf
.\.\........\..\add_sub_5rh.tdf
.\.\........\..\add_sub_6rh.tdf
.\.\........\..\add_sub_7rh.tdf
.\.\........\..\add_sub_8rh.tdf
.\.\........\..\add_sub_ish.tdf
.\.\........\..\add_sub_jsh.tdf
.\.\........\..\add_sub_lsh.tdf
.\.\........\..\add_sub_msh.tdf
.\.\........\..\add_sub_nsh.tdf
.\.\........\..\alarm1.asm.qmsg
.\.\........\..\alarm1.cbx.xml
.\.\........\..\alarm1.cmp.cdb
.\.\........\..\alarm1.cmp.hdb
.\.\........\..\alarm1.cmp.rdb
.\.\........\..\alarm1.cmp.tdb
.\.\........\..\alarm1.cmp0.ddb
.\.\........\..\alarm1.db_info
.\.\........\..\alarm1.eco.cdb
.\.\........\..\alarm1.eds_overflow
.\.\........\..\alarm1.fit.qmsg
.\.\........\..\alarm1.fnsim.hdb
.\.\........\..\alarm1.hier_info
.\.\........\..\alarm1.hif
.\.\........\..\alarm1.map.cdb
.\.\........\..\alarm1.map.hdb
.\.\........\..\alarm1.map.qmsg
.\.\........\..\alarm1.pre_map.cdb
.\.\........\..\alarm1.pre_map.hdb
.\.\........\..\alarm1.psp
.\.\........\..\alarm1.rtlv.hdb
.\.\........\..\alarm1.rtlv_sg.cdb
.\.\........\..\alarm1.rtlv_sg_swap.cdb
.\.\........\..\alarm1.sgdiff.cdb
.\.\........\..\alarm1.sgdiff.hdb
.\.\........\..\alarm1.signalprobe.cdb
.\.\........\..\alarm1.sim.hdb
.\.\........\..\alarm1.sim.qmsg
.\.\........\..\alarm1.sim.rdb
.\.\........\..\alarm1.sim.vwf
.\.\........\..\alarm1.sld_design_entry.sci
.\.\........\..\alarm1.sld_design_entry_dsc.sci
.\.\........\..\alarm1.syn_hier_info
.\.\........\..\alarm1.tan.qmsg
.\.\........\..\alarm1_cmp.qrpt
.\.\........\..\alarm1_sim.qrpt
.\.\........\..\altsyncram_0211.tdf
.\.\........\..\altsyncram_3ib2.tdf
.\.\........\..\altsyncram_7au.tdf
.\.\........\..\altsyncram_jt31.tdf
.\.\........\..\altsyncram_k1j.tdf
.\.\........\..\decode_9ie.tdf
.\.\........\..\mode40.rtl.mif
.\.\........\..\mux_2ec.tdf
.\.\........\..\mux_3ec.tdf
.\.\........\..\mux_8ec.tdf
Download