Search - FPGA DDS quartus

[SCM] 多功能高精度信号发生器的设计

Description: 摘要：直接数字频率合成(DDS)是七十年代初提出的一种新的频率合技术，其数字结构满足了现代电子系统的许多要求，因而得到了迅速地发展。现场可编程门阵列器件(FPGA)的出现，改变了现代电子数字系统的设计方法，提出了一种全新的设计模式。本设计结合这两项技术，并利用单片机控制灵活的特点，开发了一种新的函数波形发生器。在实现过程中，本设计选用了Altera公司的EP1C6Q240C8芯片作为产生波形数据的主芯片，充分利用了该芯片的超大集成性和快速性。在控制芯片上选用了AT89C51单片机作为控制芯片。本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具Quartus II并结合Verilog-HDL语言，采用硬件编程的方法很好地解决了这一问题。本文首先介绍了函数波形发生器的研究背景和DDS的理论。然后详尽地叙述了用EP1C6Q240C8完成DDS模块的设计过程，这是本设计的基础。接着分析了整个设计中应处理的问题，根据设计原理就功能上进行了划分，将整个仪器功能划分为控制模块、外围硬件、FPGA器件三个部分来实现。然后就这三个部分分别详细地进行了阐述。最后，通过系列实验，详细地说明了本设计的功能、性能、实现和实验结果。并结合在设计中的一些心得体会，提出了本设计中的一些不足和改进意见。通过实验说明，本设计达到了预定的要求，并证明了采用软硬件结合，利用DDS技术实现函数波形发生器的方法是可行的。关键词：直接数字频率合成；现场可编程门阵列；函数波形发生器；频谱分析；仿真含图原版论文
Platform: | Size: 2195647 | Author: nacker@126.com | Hits:

[SourceCode] 四相载波发生器

Description: 本代码采用Altera公司的FPGA为主控芯片，以开发软件QuartusⅡ为工具，采用EDA设计中的自顶向下与层次式设计方法，使用精简的DDS算法完成了输入为14MHz，输出四路频率为70MHz的四相序正弦载波（相位分别为0°、90°、180°、270°）的设计。还完成了输入为14MHz，输出为70MHz的四相序方波载波（相位分别为0°、90°、180°、270°）的设计。利用Verilog HDL语言进行了程序设计并用QuartusⅡ对设计进行了仿真，验证了其正确性。
Platform: | Size: 5276 | Author: biyuming@mails.guet.edu.cn | Hits:

[VHDL-FPGA-Verilog] shuzhijietiaoqu

Description: 基于FPGA的全数字调制解调器设计实例，包含有Matlab程序和Quartus程序-FPGA-based all-digital modem design example, contains the procedures and Quartus program Matlab
Platform: | Size: 656384 | Author: | Hits:

[SCM] FPGAvsdds

Description: 只是源代码，没有编译过的，建议使用Quartus-Only the source code, not compiled, it is recommended the use of Quartus
Platform: | Size: 460800 | Author: 施立立 | Hits:

[VHDL-FPGA-Verilog] DDS

Description: Quartus中实现的DDS 使用的是altera提供的IP core-DDS achieved Quartus using IP core provided by altera
Platform: | Size: 83968 | Author: ray | Hits:

[Other] EP1C3_12_10_PHAS

Description: 基于FPGA的移相式DDS正弦信号发生器的VHDL源代码，压缩包里是在Quartus里做的工程，FPGA用的是Cyclone1C3系列-FPGA-based phase-shifting of the DDS signal generator sine VHDL source code, compressed in the bag is done in Quartus Engineering, FPGA is used Cyclone1C3 Series
Platform: | Size: 49152 | Author: deadtomb | Hits:

[VHDL-FPGA-Verilog] DDS

Description: 自己在Quartus下用VHDL编写的一个DDS程序。包括寄存器，累加器，波形存储器-In Quartus using VHDL procedures for the preparation of a DDS. Including the register, accumulator, waveform memory
Platform: | Size: 351232 | Author: ice | Hits:

[Other] dds_v3_test3

Description: DDS控制器在FPGA上的实现，使用Quartus II8.1开发环境，使用Altera 原理图设计方法，10位宽度，配合dac9-DDS controller in the FPGA on the realization of Quartus II8.1 use development environment, the use of Altera schematic design, 10-bit width, with dac900
Platform: | Size: 14858240 | Author: 张文 | Hits:

[VHDL-FPGA-Verilog] tiaopin

Description: 开题报告，基于Quartus ii的DDS设计和实现。-Opening report, based on Quartus ii of DDS design and implementation.
Platform: | Size: 146432 | Author: fangming | Hits:

[VHDL-FPGA-Verilog] DDS_Set

Description: AD9852，DDS芯片接收数据逻辑。（Verilog语言）-AD9852, DDS chips receive data logic. (Verilog language)
Platform: | Size: 1024 | Author: zhangwei | Hits:

[VHDL-FPGA-Verilog] DDS__FPGA

Description: 基于FPGA的DDS信号发生器设计，包含Quartus 的工程，打开即可使用，Verilog 语言编写！-The DDS signal generator based on FPGA design, including the Quartus project, open to use, Verilog language! 朗读显示对应的拉丁字符的拼音字典- 查看字典详细内容
Platform: | Size: 92160 | Author: 小何 | Hits:

[VHDL-FPGA-Verilog] mcu-fpga

Description: 目录 FPGA & MCU 开发板介绍实验1 QuartusII 软件应用实验2 Keil C51 应用实验3 字符型LCD YM1602 的应用实验4 带字库的中文LCD YM12864 的应用实验5 时钟芯片DS1302 的应用实验6 I2C 总线器件AT24C64 的应用实验7 数字温度传感器的应用实验8 行列式键盘实验9 硬件电子琴的设计实验10 AD 与DA 的使用实验11 简易DDS 信号源设计实验12 用模拟示波器显示多路波形实验13 Quartus Ⅱ 内嵌逻辑分析仪SignalTap Ⅱ的使用附录1 FPGA 驱动程序下载线安装步骤附录2 YM12864 指令表附录3 开发板原理图-Catalog FPGA & MCU Development Board introduced the software application test experiment 1 QuartusII 2 Keil C51 character LCD YM1602 Application Experiment 3 Experiment 4, the application of the Chinese character LCD YM12864 with the application of experimental application of 5 DS1302 clock chip experiment 6 I2C bus devices AT24C64 the Application of experimental application of digital temperature sensor 7 Experiment 8 Experiment 9 determinant hardware keyboard keyboard design experiments 10 AD and the DA' s 11 easy to use experimental design experiments DDS signal source 12 with the analog oscilloscope waveform display multiple experiments embedded logic analyzer 13 Quartus Ⅱ the use of instruments SignalTap Ⅱ Appendix 1 FPGA download cable driver installation steps in Appendix 2 YM12864 instruction sheet Appendix 3 development board schematics
Platform: | Size: 1640448 | Author: lyy | Hits:

[VHDL-FPGA-Verilog] sixiangzaibosheji

Description: 本代码采用Altera公司的FPGA为主控芯片，以开发软件QuartusⅡ为工具。采用EDA设计中的自顶向下与层次式设计方法使用精简的DDS算法完成了输入为14MHz，输出四路频率为70MHz的四相序正弦载波（相位分别为0°、90°、180°、270°）的设计。利用Verilog HDL语言进行了程序设计并用QuartusⅡ对设计进行了仿真，验证了其正确性。-DDS algorithm with simplified input for the completion of 14MHz, 70MHz output frequency of the four four-phase sequence of a sinusoidal carrier (phase were 0 °, 90 °, 180 °, 270 °) design. Using Verilog HDL language for the programming and design with the Quartus Ⅱ of the simulation to verify its correctness.
Platform: | Size: 5120 | Author: biyuming | Hits:

[VC/MFC] About-fpga-use-source-design

Description: 关于fpga的使用信号源设计这个包含Quartus 的工程，打开即可使用，Verilog 语言编写！-The DDS signal generator based on FPGA design, including the Quartus project, open to use, Verilog language! -About the use of fpga signal source design contains Quartus project open to use, Verilog language to write!-The DDS signal generator based on FPGA design, including the Quartus project, open to use, Verilog language!
Platform: | Size: 257024 | Author: 千增源 | Hits:

Category

Source Code

Web/Internet

Develop Tools

Document

Other

Search in results

OS

Platform

Language

File Type

Search list

[SCM] 多功能高精度信号发生器的设计

[SourceCode] 四相载波发生器

[VHDL-FPGA-Verilog] shuzhijietiaoqu

[SCM] FPGAvsdds

[VHDL-FPGA-Verilog] DDS

[Other] EP1C3_12_10_PHAS

[VHDL-FPGA-Verilog] DDS

[Other] dds_v3_test3

[VHDL-FPGA-Verilog] tiaopin

[VHDL-FPGA-Verilog] DDS_Set

[VHDL-FPGA-Verilog] DDS__FPGA

[VHDL-FPGA-Verilog] mcu-fpga

[VHDL-FPGA-Verilog] sixiangzaibosheji

[VC/MFC] About-fpga-use-source-design

[VHDL-FPGA-Verilog] DDDDDDDDDSSS

[assembly language] vftvdr

[VHDL-FPGA-Verilog] dds

CodeBus www.codebus.net